北大Verilog教程

xieerman · 发表于 2008-8-31 08:38:59

提示: 作者被禁止或删除内容自动屏蔽

xieerman · 发表于 2008-8-31 08:40:05

提示: 作者被禁止或删除内容自动屏蔽

yidonglaoda · 发表于 2008-8-31 17:09:29

没有啊

dcqor · 发表于 2008-9-2 18:26:24

感觉不错!

schsu1 · 发表于 2008-9-2 19:36:16

顶一个!

phoenixpiggy · 发表于 2008-9-4 18:06:06

附件呢

fkzh2651 · 发表于 2008-9-27 18:38:36

老大你忘了上传了

toolgread · 发表于 2008-10-2 09:59:50

没看到附件...记得要上传

wyd2008 · 发表于 2008-10-11 20:16:23

Verilog HDL是硬件描述语言.虽类似像C语言,但主要是用于描述电路的行为.一般是用于IC的设计及FPGA,CPLD的设计等等.

blue007 · 发表于 2008-10-12 22:21:39

不错，下来看看。

xieerman xieerman 当前离线积分 1115 头像被屏蔽	发表于 2008-8-31 08:38:59 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
xieerman xieerman 当前离线积分 1115 头像被屏蔽
	回复支持反对举报

xieerman xieerman 当前离线积分 1115 头像被屏蔽	发表于 2008-8-31 08:40:05 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
xieerman xieerman 当前离线积分 1115 头像被屏蔽	EETOP创芯人才网职位发布入口
	回复支持反对举报

站长推荐 /1