在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 14600|回复: 64

北大Verilog教程

[复制链接]
发表于 2008-4-1 10:11:34 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
北大verilog教程
发表于 2008-4-1 17:57:10 | 显示全部楼层
啥意思那
发表于 2008-4-5 19:47:19 | 显示全部楼层
Verilog <-- 這是類似像assembly組合語言的programming?
发表于 2008-4-6 16:01:07 | 显示全部楼层
Verilog HDL是硬件描述语言.虽类似像C语言,但主要是用于描述电路的行为.一般是用于IC的设计及FPGA,CPLD的设计等等.
发表于 2008-4-8 11:38:33 | 显示全部楼层
verilog是不是就等于VHDL?
发表于 2008-5-28 11:54:06 | 显示全部楼层
!!!!!!!!!!!!!!!!!!!!!!hao
发表于 2008-6-12 13:00:58 | 显示全部楼层

北大Verilog教程

DI ZHI FANG GE ZI!
头像被屏蔽
发表于 2008-6-13 18:04:45 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2008-8-1 23:22:54 | 显示全部楼层
老大你忘了上传了
发表于 2008-8-28 16:07:19 | 显示全部楼层
verilog hdl
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 06:19 , Processed in 0.041086 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表