怎样提高FPGA水平？望高人指点

du139123456789

	自己学了半年FPGA了，开始只是学了学VHDL，也用vhdl做了些东西，感觉没有多大的提高，不知道再该看些什么书了？或者还有什么东西没学？比如niosII.希望指点，因为本人专业是计算机专业。希望高人指点

lpstar

我也很想知道诶

du139123456789

怎样提高FPGA水平？望高人指点

xujm2008

怎么没有高人出现的
我也有好些问题不会……

loveineda

FPGA设计和数字芯片设计的前端工作是很一致的，可以参考芯片前端设计的资料
个人观点：最最最关键的是慢慢掌握理解HDL,目前肯定是verilog受欢迎。这是一个慢慢来的过程，
                 别看HDL没有指针，很多人就认为没有C复杂，但是这东东却包含了深奥的智慧，
                 首先它是用来描述建模真实数字系统而来的，而真实数字系统是一个并行的世界，
                 但前的计算机是分时的，所以并行的世界用串行的“机器”来描述，这样HDL表面
                 描述的语意是并行的，但你又必须理解在计算机中运行是串行的，深刻理解了这一层是
                 很关键的，这样你对VERILOG是否可综合的问题感到根本算不上问题，还能写出很到的仿真
                 平台，我比较笨，又缺乏指导，琢磨这个过程我用了一年时间。其实网上已经有非常多的好文章了，
                大家可参考。最后就是再强调，HDL不是软件语言，编译器不会把它编译为机器指令，而是门，库单元。
                对于以综合为目的的HDL描述，必须近似知道你写的任何一句语言所对应的硬件结构，否则写的代码很危险。

               再是对同步电路的认识，我们大学里的很多老师在教数字电路时是很不复责任的，这样重要的概念却好像很多国内
               数字教材里没专门说，太可怕了！！！！很多初学者非常喜欢原理图，而原理图的特点是很直观，但画同步电路不直观了
               经常是东拉一个信号当时钟，西拉一个信号当复位，这种东东太可怕了！！！FPGA的设计是绝对提倡同步电路的设计的，以其
              多数EDA工具都是只支持同步设计的，什么是同步电路大家要看看资料自己理解,不理解的趁早改行；
              接着学习同步有限状态机(FSM)  设计，理解电路的很多行为（动作）是象多米诺骨牌一样来完成的，不过是由时钟来推倒牌的，
              而这些知识是必须实践的，不实践是永远不会掌握的！当你哪天深刻掌握了FSM设计，成功也不远了，FSM是门大学问，可以从哲学的
              视角去慢慢认识!

             象NIOS这种东东和硬件逻辑开发没什么关系，属于嵌入式方面的内容，当然这种技术很酷，FPGA工程师应该掌握的，但这肯定不适合初学者！

           HDL搞了一两年后，你会突然发现这门语言另外的功能，就是仿真功能是非常精彩的，非常重要的，这个也不是初学者可以理解的
           慢慢实践吧，到时候不需要我说，自然明白！

           最后说的是，由于HDL是跟C这样的东西很像，有的人学好了C，学好了软件编程，或天赋不行，老是象软件编程（“行为级描述”）一样
           写 代码，大大高估综合工具的能力；  另一种极端是 写的HDL代码是“门级描述”风格的，天啊！！！这样还要综合工具干什么！！！
           所以用HDL描述数字系统还要注意“自顶向下”的思想和数字系统的设计层次方面的知识。

以上是我的愚见，FPGA设计的第3个年头了，要搞好仍然任重道远，4本书要推荐的，初学者可以按顺序看
1：<verilog HDL Synthesis  A Practical Primer>  J.Bhasker 建议先看中文的，书店有售，孙海平翻译，本论坛有电子书。
2：<Verilog HDL 高级数字设计>，Michael D.Ciletti,张雅琦翻译，电子工业出版社。
3：<Verilog HDL --A guide to Digital Design and Synthesis>          Samir Palnitkar中文版的书也有的买。
4：我贴在论坛上的<advanced FPGA design>
国产的书现在质量有些提高，但还是很垃圾，北航有个老师的书比较好，其实内容和例子都跟老外的一摸一样 的，但可以看看
其他什么王金明呀之类的书察屁股都嫌硬！！
ALTERA,XILINX以其其他FPGA供应商的官方网站绝对是要多看看的，上面的资料太全了，还有软件工具自带的文档！

对待VHDL和verilog这个问题很没意义，都是相通的思想！但国内大多数公司，比如华为也开始淡化VHDL（可以看附件）

[ 本帖最后由 loveineda 于 2008-3-26 13:30 编辑 ]

无言之约

这有什么好说的，先从最基本的开始：
找本相关的书，找个开发平台，把书上的例子都跑一遍，有个基础。
再找难点的例子，自己对照着做做。
最后上网找找，看看这方面的行情，了解了解。

要始终做到对这个行业有个总体把握，别太在意小节啦。

一起学习！

du139123456789

非常感谢

abutter

多做多看多总结。

wz_cdj

多学习,深刻理解组合电路和时序电路,比如什么是RTL级描述,一般人都停留在字面的意思上,认为是寄存器传输级描述.但是,要问了,什么又是寄存器传输级描述呢? 寄存器传输级的深刻含义是,我们在描述电路的时候,大部分在描述寄存器与寄存器的关系,而且在synopsys做综合的时候，不能对寄存器做多少的优化，它对组合电路的优化是非常明显的．所以，在描述电路的时候，要尽量把寄存器之间的关系描述好，组合电路综合器会帮我门做最大的优化．

fzylijun886

不要太浮躁