在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[讨论] 签合同时有竞业限制,能签么? w_HFUT 2019-10-9 62167 zjwsh001 2019-12-7 09:32
[讨论] 关于6T SRAM的verilog建模 attach_img quantumdot 2016-3-5 74745 alleylu 2019-12-5 13:39
[讨论] 请教一下,有哪些能让你觉得很棒的面试题? zaocannai 2019-7-28 11752 yue6688 2019-11-29 10:16
[讨论] 有一说一,个人感觉Advanced Digital Design Verilog HDL 这本书没有那么好 Lanaya 2014-11-10 42966 hchen0730 2019-11-28 14:12
[讨论] 国产CPU,X86 or ARM 新人帖 轩辕紫冀 2019-10-29 31930 轩辕紫冀 2019-10-29 22:15
[讨论] 如何进行CRG设计? IC.Michael 2019-4-1 23453 ZLexi 2019-10-26 15:52
[讨论] 2块同样基于K7做的PCIe卡,如何被PC的驱动区分? glace12123 2019-10-19 21699 Kiss_Rose 2019-10-21 10:52
[讨论] 本科的非211,985的fpga应届薪酬大概多少  ...2 呱呱年 2019-9-28 174012 呱呱年 2019-10-12 19:50
[讨论] verilog 编辑器  ...234 huanguestc002 2011-7-13 3018753 a1050422149 2019-10-9 11:57
[讨论] I2C信号毛刺怎么滤波? lingking 2019-9-26 34489 lingking 2019-9-27 09:54
[讨论] 人工智能芯片及自动驾驶类芯片 hurrywork 2019-9-25 01549 hurrywork 2019-9-25 10:39
[讨论] top clock 小狼开饭 2019-9-20 41898 小狼开饭 2019-9-24 14:24
[讨论] 关于数字电路的反向设计 西门电工 2019-3-30 51999 zzj0329 2019-9-18 12:39
[讨论] 大家有没有觉得一些英文的官方文档写的有些问题呢? IC.Michael 2018-5-15 61910 IC.Michael 2019-9-17 10:52
[讨论] 带有UPF的DC,过程中的level shifter 插入问题 somey 2014-8-17 22775 flyloop 2019-9-11 17:39
悬赏 [讨论] 在Xilinx FPGA中如何使用BRAM代替LUT资源 - [悬赏 1000 信元资产] attach_img naijgnay 2015-12-1 911196 zzj0329 2019-9-10 13:08
[讨论] 问个amba总线burst一段和普通不定长有啥优势 jazzlxl 2018-8-7 51965 Naive_wu 2019-8-27 22:11
[讨论] FPGA 工程师是青春饭吗? attachment mdy-郭柏荣 2019-8-16 51579 y23angchen 2019-8-23 10:15
[讨论] 三层状态机嵌套操作nor flash,时序会不会悲剧? glace12123 2014-10-22 32163 wangjun403 2019-8-21 16:56
[讨论] 遇到了一个fpga问题 fengyangxiang 2019-8-16 11405 ddxx 2019-8-16 17:38
[讨论] 硬件平台做数据压缩算法设计相关问题交流!!(严禁灌水) attach_img txd208 2012-4-22 54573 chevroletss 2019-8-12 09:53
[讨论] Cadence RTL Compiler有类似Synopsys Designware的IP库吗  ...2 undead11 2013-9-2 116049 thomask 2019-7-28 08:51
[讨论] 电路中x态问题请教 新人帖 入迷 2019-7-22 01425 入迷 2019-7-22 16:06
[讨论] FFT算法中基的选择  ...23 talanton 2012-5-9 206220 masaka_xlw 2019-7-20 01:20
[讨论] Ius92 IUS82 patch+license生成器 nazhaahai 2017-2-14 93902 ywic 2019-7-18 09:50
[讨论] D flip-flop 的电路图 user123random 2019-7-8 02532 user123random 2019-7-8 17:07
[讨论] 这个论坛真不错! 鑫大星 2019-6-21 22071 cikulangsat 2019-6-27 14:28
[讨论] parameter 二维数组 讨论 zsy5460 2019-6-20 31443 zsy5460 2019-6-26 17:38
[讨论] ise chipscope 使用讨论 attach_img luoyanghero 2016-1-30 73877 sutaotao2001 2019-6-24 06:08
[讨论] 二进制减法电路 user123random 2019-6-23 01628 user123random 2019-6-23 20:33
[讨论] 跨时钟域工具 MeridainCDC attach_img jab 2014-2-25 53530 kajaljain 2019-6-23 07:40
[讨论] DDR芯片是模拟的还是数字的 lalala. 2019-6-19 32006 wang09123 2019-6-20 22:55
[讨论] CRC16的电路如何设计 新人帖 attach_img 郑模艳 2019-6-17 11322 thjan65 2019-6-17 22:40
[讨论] xilinx FPGA时序收敛一定代表着功能正确吗? fkl523 2019-6-4 41738 hyperpicc 2019-6-5 13:41
[讨论] Quartus2 每次调用Modelsim都对altera库编译一次 attach_img  ...23 irun2 2010-9-12 2414094 zsy5460 2019-5-31 16:49
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-1 17:58 , Processed in 0.020453 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块