数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 30170|排名: 6

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！

12 3 4 5 6 7 8 9 10 ... 57 / 57 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表

公告: 大附件建议上传在云盘，然后分享链接（可以自行设定下载积分）	jackzhang 2024-2-27

[讨论] 作为IC设计的你，实际coding的时间占你工作时间的多少？ ...2	Mr.F_zyd 2023-10-18	153709	weimej33 6 小时前
[讨论] vivado时序违例	scutlee 昨天 22:43	198	ustszl 昨天 23:19
[讨论] vivado出现时序违例	scutlee 昨天 22:29	037	scutlee 昨天 22:29
[讨论] 考虑到模拟ip无法标准化，无法正常交易，准备全面转向提供数字ip设计/验证服务了	j1j1j1 3 天前	5279	rvisk 昨天 18:57
[讨论] 一片FPGA芯片能例化几个ILA,MMCM,PLL和VIO？？？？？？	scutlee 昨天 17:01	168	Wade_ 昨天 17:53
[讨论] 多少bit的寄存器加ICG比较好？？	scutlee 昨天 15:19	072	scutlee 昨天 15:19
[讨论] FPGA的GPIO	scutlee 前天 23:53	6189	scutlee 昨天 15:12
[讨论] vivado 的ILA不在最顶层例化可以吗	scutlee 前天 15:36	187	waniwa 前天 19:42
[讨论] clock gate 的 enable 信号需要同步吗？？	scutlee 3 天前	2130	scutlee 前天 09:56
[讨论] vivadode vio和ila是什么关系？？	scutlee 3 天前	198	shiyinjita 前天 09:45
[讨论] 对于1bit信号,例如复位信号取反，使用 ~ 还是 ! ...2 3 4 5	PayPal 2022-7-22	478992	yuanpin318 3 天前
[讨论] 数字设计的你们都在用什么编辑器做coding呢 ...2 3	茶艾 2023-11-22	222554	kl_upc 3 天前
[讨论] 用vivado仿真只能看到最顶层的信号波形吗？	scutlee 3 天前	049	scutlee 3 天前
[讨论] 有没有哪位大神给点关于温度计码转二进制码的一些建议啊~~ ...2	hysterialee 2012-6-8	1214281	BJUTZZM 3 天前
[讨论] 为啥我的vivado的波形只有100ns	scutlee 4 天前	2104	silent_speak 3 天前
[讨论] 一个特别大的数组会对前端后端和验证带来什么影响？？	scutlee 2024-5-10	1171	harry_hust 4 天前
[讨论] 关于vivado的ILA 和chipscope	scutlee 5 天前	172	拾冠 4 天前
[讨论] 怎么样用vivado配置代码中的信号	scutlee 5 天前	048	scutlee 5 天前
[讨论] verdi字体调节：message窗口	BellaYang 5 天前	088	BellaYang 5 天前
[讨论] vivado 调用ila ，怎么会缺失文件？？？	scutlee 2024-5-9	4159	scutlee 7 天前
[讨论] vivado的warning	scutlee 2024-5-10	2107	774110102 7 天前
[讨论] 经过MMCM的时钟应该怎么约束？？	scutlee 2024-5-9	3183	xiaoxiaochen 7 天前
[讨论] vivado卡在technology mapping 是什么意思？？？	scutlee 2024-5-8	3154	xiaoxiaochen 7 天前
[讨论] 用vivado做bifile debug	scutlee 2024-5-10	0122	scutlee 2024-5-10 21:32
[讨论] vivado的mmcm问题	scutlee 2024-5-10	085	scutlee 2024-5-10 18:01
[讨论] vivado是不是可以配置代码特定信号的值	scutlee 2024-5-10	3124	ilmkduse 2024-5-10 17:32
[讨论] vivado	scutlee 2024-5-10	0121	scutlee 2024-5-10 14:50
[讨论] 会不会是数组太大导致vivado综合的问题？？	scutlee 2024-5-10	2137	helimpopo 2024-5-10 14:14
[讨论] vivado 的 synth.elab.expandBusRegLimit	scutlee 2024-5-8	299	scutlee 2024-5-10 11:05
[讨论] vivado 的 get_pins能找到，但是综合的时候就说没找到什么原因呢？？	scutlee 2024-5-9	071	scutlee 2024-5-9 09:49
[讨论] 用vivado 例化 clk_wiz,提示no pin match	scutlee 2024-5-8	0104	scutlee 2024-5-8 11:34
[讨论] flow 转设计	hbzhang_0 2024-5-7	1201	flyskyseu 2024-5-7 17:25
[讨论] 访问DDR如果要跨越4K地址呢	scutlee 2024-3-27	4317	Hillusionary 2024-5-7 17:01
[讨论] vivado综合用的xdc	scutlee 2024-4-29	2183	scutlee 2024-5-7 15:06
[讨论] vivado一直卡在technology mapping是怎么回事？？？	scutlee 2024-5-7	091	scutlee 2024-5-7 09:40

12 3 4 5 6 7 8 9 10 ... 57 / 57 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 30170|排名: 6

快速发帖

浏览过的版块

站长推荐 /2