数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30157|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

123 4 5 / 5 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[转贴] nvme学习资料 ...2	沃尔曼 2020-3-19	116884	huatiantian 2022-1-21 09:58
[转贴] FPGA 中的有符号数乘法	leonhao 2020-2-16	22301	dqwuf2008 2022-1-1 09:51
[转贴] 求教关于一段式uart rx部分的代码	sktwo 2021-11-19	11595	zzj0329 2021-11-22 17:36
[转贴] 转一篇Systemverilog的一个牛人总结 ...2 3 4 5 6	logue 2013-9-16	5528750	cdting 2021-11-16 01:58
[转贴] FPGA书目的泛读 ...2 3 4 5 6..7	leasor 2013-11-10	6131759	durbin 2021-9-22 17:06
[转贴] e200 rtl	running13 2020-8-28	52308	durbin 2021-9-1 09:27
[转贴] AGM微电子发布高性能的兼容FPGA方案	sjzdzzgc 2015-9-7	25403	18676796057 2021-8-20 18:18
[转贴] Marvell 88E1111 百兆工程（FPGA）	南竹轩 2021-7-11	01827	南竹轩 2021-7-11 11:52
[转贴] ieee.std_logic_signed.all和ieee.std_logic_unsigned.all同时用出现报错！	最后的和弦 2021-6-18	11633	最后的和弦 2021-6-18 15:36
[转贴] 系统级芯片(SoC)的复杂设计选择：FPGA	易灵思 2021-5-6	21496	易灵思 2021-6-4 15:20
[转贴] 使用Haawking IDE 新建一个LED闪烁的工程	王钰 2021-5-24	01843	王钰 2021-5-24 20:56
[转贴] JSED204B协议傻瓜解析，看完秒会	glace12123 2019-4-22	54655	不负时光 2021-4-28 10:47
[转贴] 杂谈：跨时钟域(CDC) - 如何让信息可预测	fiser 2021-3-12	01856	fiser 2021-3-12 11:44
[转贴] 解决win10下安装ISE14.7加载license闪退问题	zhangyu321 2021-1-26	13829	demonhunter 2021-1-27 09:00
[转贴] UART 百度百科	王钰 2020-12-16	12315	l13787908861 2020-12-17 15:38
[转贴] Verilog 模块调用端口的连接规则（转载，侵删）	WZY970213 2020-11-27	21612	WZY970213 2020-11-30 09:03
[转贴] Setup time 和Hold time计算	忆左冀飞 2019-9-10	24780	蒹葭苍苍 2020-11-27 15:09
[转贴] 蜂鸟书籍	running13 2020-8-28	32503	yueer99 2020-11-5 10:04
[转贴] 关于$test$plusargs和$value$plusargs的小结	xdfq 2020-10-22	01915	xdfq 2020-10-22 15:57
[转贴] 关于verilog语法中“+:”“-:”的用法以及高低位次序	xdfq 2020-10-21	02470	xdfq 2020-10-21 10:29
[转贴] Simulink HDL Coder——基于模型的FPGA设计 ...2	凌峰探梅 2010-7-12	158781	freebigfish 2020-10-9 08:44
[转贴] 基于减法操作除法器的算法---Verilog实现	xdfq 2020-9-29	02178	xdfq 2020-9-29 09:41
[转贴] 网络、交换技术	xdfq 2020-9-29	01889	xdfq 2020-9-29 09:36
[转贴] Synchronous FIFO Verilog Code	PayPal 2020-7-4	12228	willtuna 2020-7-8 13:55
[转贴] generated clock的定义	ozcozcozc 2020-6-10	03015	ozcozcozc 2020-6-10 13:24
[转贴] 值得收藏的FPGA硬件PCB布局小技巧（AD）	zhongyan 2020-2-15	41881	lgp510775906 2020-3-28 16:53
[转贴] glibc 里面rand函数的实现	luoyanghero 2020-3-24	01505	luoyanghero 2020-3-24 13:34
[转贴] Verilog实现加减乘除运算	zhongyan 2020-2-16	02444	zhongyan 2020-2-16 09:15
[转贴] FPGA中有关加减乘除运算的位宽问题	zhongyan 2020-2-16	01798	zhongyan 2020-2-16 09:14
[转贴] 开始学习zynq第一天	明天，你好1 2016-10-5	53426	lingking 2019-12-22 19:44
[转贴] 如何通俗理解FPGA与Verilog HDL？	luocheng_at 2019-6-18	11886	kk2009 2019-9-26 05:28
[转贴] verilog的模块端口不支持二维数组，google一下变通就可以用！	chen.terry 2011-9-21	99901	memorui 2019-9-25 18:21
[转贴] alterNios epcs写数据的奇怪问题	wangjun403 2019-8-12	01422	wangjun403 2019-8-12 14:28
[转贴] 明德扬手把手教你设计VGA显示颜色	mdy-郭柏荣 2019-8-5	01939	mdy-郭柏荣 2019-8-5 15:14
[转贴] FPGA器件选型研究zz ...2	eaglelsb 2011-2-9	134722	huangde 2019-7-19 23:20

123 4 5 / 5 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30157|排名: 8

快速发帖

站长推荐 /2