在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[原创] xilinx_pcie工程 attach_img chenjun1234 2016-6-29 12166 syxd2012 2023-1-10 17:31
[原创] 关于RO寄存器的验证问题 ll_ago 2023-1-5 51164 gaurson 2023-1-6 17:35
[原创] HDMI1.4/2.0 Subsystem官方例程的建立 attach_img chop147 2023-1-4 11149 伪界 2023-1-4 14:03
[原创] 9年FPGA工作总结,苦海无涯,穷逼多 digest  ...23456..10 sadlife1000 2016-12-10 9454913 xxf1813 2022-12-30 17:36
[原创] 我开源的一个小项目 zongkai2003 2013-5-9 32787 ayamitek 2022-12-29 08:56
[原创] MP5652(A10)核心板用户手册及使用说明 attach_img chop147 2022-12-28 01361 chop147 2022-12-28 14:43
[原创] Xilinx高端FPGA PCIE3.0IP分析文档 attachment  ...23 TimChern 2018-8-8 288822 heningbo 2022-12-28 10:41
[原创] 月薪5K单片机工程师逆袭2w+:明白这一点,你的人生也能开挂! attach_img chop147 2022-12-16 01276 chop147 2022-12-19 16:53
[原创] 【学习心得】学习SDRAM课程体会 attach_img chop147 2022-12-19 01048 chop147 2022-12-19 11:01
[原创] MP5610图像处理开发板用户手册 attach_img chop147 2022-12-15 0946 chop147 2022-12-15 17:14
[原创] 怎么有这么多gating ?  ...2 orientview 2022-11-17 102023 byrd2010 2022-12-14 16:22
[原创] 【学习FPGA必看】一个FPGA小白的自述 attach_img chop147 2022-12-13 01118 chop147 2022-12-13 12:33
[原创] szmp8克隆picoblaze ,代码是verilg的,可以用在任何FPGA平台 h20030711 2021-2-9 32157 h20030711 2022-12-13 10:08
[原创] 知识扫盲普及 ty_xiumud 2022-12-12 11166 ty_xiumud 2022-12-12 16:35
[原创] 基于PCIe的多路视频采集与显示子系统 attachment axpro 2022-11-21 11153 axpro 2022-12-12 10:46
[原创] 光纤项目(大数据处理) attach_img chop147 2022-12-9 11091 lxtx603 2022-12-10 11:35
[原创] 5702开发板用户手册 attach_img chop147 2022-12-7 0968 chop147 2022-12-7 10:20
[原创] Verilog基本电路设计之一(单bit跨时钟域同步) attach_img digest  ...23456..14 杰克淡定 2016-6-15 13191960 Ali0617 2022-12-7 10:18
[原创] PCIE 上位机 介绍 attach_img chop147 2022-12-5 01089 chop147 2022-12-5 10:58
[原创] HCL语言 bluespec资料: Bluespec systemverilog,介绍的PPT资料 attach_img  ...2 zhwei199 2022-11-6 132773 zhwei199 2022-12-1 16:37
[原创] FPGA高效方法--配置代码生成软件 chop147 2022-11-30 1951 伪界 2022-11-30 14:57
[原创] (产品资源)mdyGpioAd9248Tlv5638模块 attach_img chop147 2022-11-29 0947 chop147 2022-11-29 10:04
[原创] 明德扬mdyFmcAd9653-ADC系列采集板说明书 attach_img chop147 2022-10-7 31618 chop147 2022-11-28 11:35
[原创] 承接数字后端设计以及流片项目 fish520 2022-11-25 0809 fish520 2022-11-25 14:11
[原创] Pcie 信号处理模块设计 新人帖 attach_img 优数科技 2022-11-25 01038 优数科技 2022-11-25 12:44
[原创] modelsim10.1c win64 下载共享 attachment chenshoujin 2014-12-29 73437 HKMG 2022-11-24 21:56
[原创] MP5705 底板 用户手册 attach_img chop147 2022-11-24 0933 chop147 2022-11-24 11:12
[原创] dc_shell 读入设计执行link后,cannot find design in the library 'WORK' 52927605@qq.com 2018-2-5 88421 hollyz 2022-11-18 10:31
[原创] SRAM in Backup domain,这是什么意思啊? orientview 2022-11-15 51048 coolbear2021 2022-11-15 18:10
[原创] 基于Xilinx FPGA求三数之最大值/中位数/最小值 attach_img innovation 2022-11-2 41620 innovation 2022-11-13 19:47
[原创] 好奇问下,核,会被逆向破解吗?  ...23 orientview 2022-11-7 204443 Mucar 2022-11-11 14:34
[原创] DMIPS/MHz 和 /MHz CoreMarks,有没有办法换算? orientview 2022-11-11 01009 orientview 2022-11-11 06:24
[原创] BA22的核,据说很先进,是真的吗? orientview 2022-11-11 0971 orientview 2022-11-11 06:18
[原创] 180-65nm pcie IP wang21202 2022-11-5 01082 wang21202 2022-11-5 23:51
[原创] 千兆网项目课说明书 attach_img chop147 2022-11-4 0996 chop147 2022-11-4 09:53
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-1 09:59 , Processed in 0.020368 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块