设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (138) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 30090|排名: 13 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[原创] 浅谈refresh&self refresh 仿真 --总结二 attach_img 沉睡的狮子888 2022-8-20 11399 lvnanll 2022-8-20 16:24
[原创] AD9653调试笔记 attach_img chop147 2022-8-18 02183 chop147 2022-8-18 15:58
[原创] 寻能够设计USB 2.0 HUB模块的企业合作 dqwuf2008 2022-8-17 21167 axhanker 2022-8-17 10:35
[原创] 求购语音芯片SLIC的ZSI接口host侧verilog设计代码 szytctan 2022-8-14 01202 szytctan 2022-8-14 09:59
[原创] DDR4 Alert_n pad 内部上拉--基于cadence DDR PHY IP 测试 attach_img 沉睡的狮子888 2022-8-13 01805 沉睡的狮子888 2022-8-14 10:11
[原创] 美国一家IP公司的岗位很急 微电子猎头 2022-8-10 01358 微电子猎头 2022-8-10 10:53
[原创] FIFO复位解复位注意事项 新人帖 gong_liming 2022-8-8 01425 gong_liming 2022-8-8 16:40
[原创] xilinx vivado ip解密 Amaple 2022-8-5 62020 霍格沃兹 2023-11-19 11:34
[原创] NVMe队列的概念 attach_img WALI-123 2022-7-29 01133 WALI-123 2022-7-29 17:32
[原创] 老旧笔记本安装vcs仿真的新玩法 attach_img WALI-123 2022-7-29 51890 WALI-123 2022-8-26 09:43
[原创] 任意宽度位拼接，如何提升数据通量 新人帖 attach_img xuxiuliv 2022-7-28 31368 西门村村 2022-9-14 15:01
[原创] FPGA时序约束分享04_output delay 约束(连载） attach_img chop147 2022-7-27 01119 chop147 2022-7-27 10:14
悬赏 [原创] 大大们我在做dc的功耗测算的时候，然后tcl里面read_saif，报了个warning，最终结果太小了咋办 新人帖 - [悬赏 100 信元资产] attach_img kekeshukk 2022-7-26 21272 doukuaiwangle 2023-7-20 14:40
[原创] ip交流 - [阅读权限 50] ...2 lxtx603 2022-7-25 172566 lxtx603 2024-1-26 12:30
[原创] 标准单元驱动能力 attach_img Leon.sl 2022-7-24 41447 Leon.sl 2022-7-25 09:44
[原创] verilog vscode拓展包 - [售价 10 信元资产] attachment lancerone 2022-6-28 21002 lancerone 2022-6-29 09:37
[原创] 浮点指令问题 sgzjj 2022-6-21 31521 sgzjj 2022-6-22 14:13
[原创] [原创] USB3.0软核，打破Xilinx 无USB3.0不足限制  ...2 TimChern 2022-6-16 152590 bt6767ak 2024-4-17 03:47
[原创] HDMI2.1 TX与RX FPGA眼图测试 新人帖 attach_img huchl 2022-6-6 11419 huchl 2022-6-9 08:59
[原创] 非常实用数字设计工程师面试材料 attachment jlin00a 2022-6-5 61930 xutao8 2022-7-28 10:32
[原创] SRAM的RET和CSB可以同时拉低拉高吗？ 790922706 2022-5-29 51443 dapendaren 2022-5-30 16:00
悬赏 [原创] vcs仿真vhdl的dump波形的问题 - [已解决] attach_img 赵旭东 2022-5-24 41352 赵旭东 2022-5-25 19:55
[原创] vhdl状态机如何实现，在两个状态 执行同一个动作? attach_img american007 2022-5-24 71390 american007 2022-5-29 21:48
[原创] 请教vhdl里面的sll的用法？ american007 2022-5-20 21468 american007 2022-5-23 22:06
[原创] 芯片APR工程师，是什么啊？ orientview 2022-5-18 61457 OLED721 2022-5-18 19:10
[原创] iis接口程序代码 新人帖 attachment renmin6688 2022-5-14 11494 student321 2022-5-15 08:11
[原创] DCM和PLL和MMCM的差别 attach_img fengbohan1 2022-5-14 22033 ICSYS 2023-2-11 11:10
[原创] 据说Bluespec比Chisel，更加优秀，是真的吗？ orientview 2022-5-14 52459 abeey 2024-2-16 11:02
[原创] SRAM的功耗，大概有多大？ orientview 2022-5-13 01321 orientview 2022-5-13 15:23
悬赏 [原创] 用verilogA写一个译码器，奖励5000信元 - [已解决] attach_img fightshan 2022-5-11 42886 geo24 2022-5-12 15:25
[原创] 数字设计小知识 attach_img ee_wang7788 2022-5-10 42045 冰镇小阔乐 2022-6-28 16:58
[原创] PCIE 软核，打破Xilinx 硬PCIE不足限制  ...2 quenii 2022-5-9 133314 feixuemeng 2022-7-22 14:27
[原创] 跨时钟域数据传递？ american007 2022-5-2 72152 american007 2022-5-24 04:56
[原创] 请问Verdi波形数值字体很小，在哪里调整呢？ attach_img jingfanchanshi 2022-4-26 11880 leolew 2022-4-27 11:14
[原创] PCIE XDMA IP核介绍（附列表）-明德扬科教(mdy-edu.com) attach_img chop147 2022-4-21 11620 zhanglin814725 2022-4-26 11:10
下一页 »
1 ...234567891011... 73下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-27 17:07 , Processed in 0.026728 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块