在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2471|回复: 5

[原创] 据说Bluespec比Chisel,更加优秀,是真的吗?

[复制链接]
发表于 2022-5-14 08:08:08 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
https://bluespec.com/
发表于 2022-5-14 08:41:33 | 显示全部楼层
个人拙见:好不好使是一方面,社区资源是另一方面。“香山”等大型项目都用的chisel,感觉可用的开源资源会更多吧
 楼主| 发表于 2022-5-14 09:45:05 | 显示全部楼层


kswlymqq 发表于 2022-5-14 08:41
个人拙见:好不好使是一方面,社区资源是另一方面。“香山”等大型项目都用的chisel,感觉可用的开源资源会 ...


恩,Bluespec出来的时间稍微晚点。
发表于 2022-10-7 13:54:32 | 显示全部楼层
Bluespec是更高层的RTL设计,比Chisel的设计层次高,深入了解Bluespec需要有Haskell的背景
发表于 2022-11-6 11:32:33 | 显示全部楼层
主要看怎么使用哈,
1. bluespec和传统的verilog差别比chisel要大一点,但是抽象层次更高一些,chisel主要还是verilog那一套的模型,基于寄存器的;
2. 但是也引入了语言的一些复杂的约束或者特性,比如最让人迷惑的SAB,CF等rule冲突机制;

不过总体而言,还是一门好的语言,把一些现代软件的设计思想引入到了芯片设计语言中,比如接口,就像时调用函数一样(自动握手);

可以看看对应的学习/介绍的PPT;
https://bbs.eetop.cn/forum.php?m ... ;highlight=bluespec
发表于 2024-2-16 11:02:16 | 显示全部楼层
bluespec 具有更高的抽象,在设计阶段可以更灵活的插入 FIFO,设计仿真也比较快。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-1 17:48 , Processed in 0.020555 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表