在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[讨论] ic设计成长路线图 hhc789 2018-12-29 01930 hhc789 2018-12-29 14:30
[讨论] 数字前端 SOC 数模混合 哪个有前途啊  ...2 我擦泪 2012-10-23 127089 Andy126 2018-12-14 11:57
[讨论] IP核SelectIO生成,校准 attachment 浪海 2018-6-8 32114 chinest2010 2018-6-26 17:59
[讨论] 基于FPGA的LCD高速信号测试仪(MIPI-EDP, 测试iphone-ipad-NoteBook) sbogwxf230 2018-5-27 12199 ikanbilis 2018-5-29 22:54
[讨论] VIVADO入门流程参考 attachment 浪海 2017-10-12 62409 cintasayang 2018-3-27 10:07
[讨论] IUS8 spectreverilog 仿真编译出错 ahwangml 2018-1-12 01849 ahwangml 2018-1-12 15:26
[讨论] 不能在modelsim的官网下载modelsim软件 yuanwolf2008 2012-11-21 37893 yifug12 2017-12-2 10:54
[讨论] 基于verilog的dds attachment 985888406 2014-5-24 92883 dreamfly123123 2017-11-26 15:18
[讨论] 自己总结的免费FPGA,ASIC开发工具 早睡早起 2012-8-1 716073 tezhi 2017-11-6 08:36
[讨论] 提供vivado 2015.4上jesd204b v6.2的lic激活文件 glace12123 2017-9-19 11643 h9f3 2017-10-12 21:54
[讨论] CDC(Clock dmain check) attachment  ...23 soelife 2012-7-26 289008 lubee2011 2017-9-30 16:44
[讨论] 经过一个月鏖战,终于将virtex5上satahost主控成功移植到kintex7上 huhoo 2017-6-18 52349 dreamfly123123 2017-8-29 10:56
[讨论] 缅甸钻石国际开户13378837779你可知道你的照片为何这么灰 attach_img 人在旅途啊啊 2017-8-18 01398 人在旅途啊啊 2017-8-18 12:44
[讨论] uncertainty一般设置为clock的多少比例? 破红尘 2017-5-24 12183 sayangcinta 2017-6-1 10:40
[讨论] PCIE-DMA changdl 2015-10-14 32256 pumpkin 2017-3-31 10:11
[讨论] Verilog DSP 设计中带符号数的处理及容易犯的错误 attachment  ...2 smiley 2010-3-6 144352 duan_dzj 2017-3-29 22:19
[讨论] 用ISE的FPGA Editor工具修改完布线并保存后 点击生成bitgen报错 什么原因? 张真 2017-3-10 01877 张真 2017-3-10 18:56
[讨论] satahost2.0在KINTEX7上成功移植 wanghl_beijing 2013-11-3 74380 kevin1078 2016-12-9 08:55
[讨论] Xilinx_Training attachment  ...2 soelife 2012-7-26 114094 mekamil 2016-12-8 02:48
[讨论] FPGA布局布线的控制!  ...2 txd208 2012-6-28 147827 bolin0070526 2016-11-17 14:00
[讨论] 正在使用ISE11.1工具的同仁们进来交流下 yimiqiba 2010-3-26 55701 mnkjiu98 2016-10-4 09:38
[讨论] LPDDR 或者 MOBILE DDR hzbise 2013-11-3 42179 momo0502 2016-9-1 10:06
[讨论] ISE13.2调用Synplify9.6.2 weijie11 2012-6-11 44741 清霜一梦 2016-6-28 16:40
[讨论] IDESA Digital - Advanced Digital Physical implementation flow rijils 2016-5-8 12639 rijils 2016-5-9 01:28
[讨论] FPGA单粒子敏感点分析 heweihewei 2015-12-2 22094 waveguides 2015-12-3 13:59
[讨论] quartus9.1sp2 生成ipcore NCO 出错 向各位求解? attach_img hsc0588 2015-10-23 11984 hsc0588 2015-10-23 10:21
[讨论] 用SGMII作为以太网接口有啥优势吗 chriscdl 2015-10-6 12717 dz00 2015-10-20 10:36
[讨论] FPGA模块划分 creater1 2015-10-19 01838 creater1 2015-10-19 08:23
[讨论] FPGA会取代DSP吗 chriscdl 2015-10-6 21772 gaoyiabca 2015-10-7 10:23
[讨论] 用fpga进行usb3.0进行通信有哪些方式 chriscdl 2015-10-6 01731 chriscdl 2015-10-6 10:04
悬赏 [讨论] xilinx viterbi时序图 - [悬赏 2 信元资产] wangyoucao1900 2015-1-24 12576 云淡风轻_nuc 2015-9-22 11:00
[讨论] SD卡速度 icemanlv 2012-12-29 74221 卡莫拉内西 2015-9-8 17:22
[讨论] SPI主机从机数据传输模式 谁枫而飘 2015-9-7 12151 pala0001 2015-9-7 21:37
[讨论] Verilog DSP 设计中带符号数的处理及容易犯的错误 attachment  ...23 smiley 2010-3-6 236263 Ryggeor 2015-8-27 01:11
[讨论] 开启Design Compiler 报错了 attach_img zch菲菲 2015-6-18 42085 真我个性 2015-6-19 08:34
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-22 09:51 , Processed in 0.023109 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块