Verilog DSP 设计中带符号数的处理及容易犯的错误

smiley · 发表于 2010-3-6 04:02:11

您需要登录才可以下载或查看，没有账号？注册

x

Verilog2001 引入了"signed". 对“signed"数，方便DSP电路设计的同时，也引入了设计错误的风险。

下面这篇文章很好地说明了其中的风险。

lansky · 发表于 2010-3-7 18:28:43

thanks

smfx · 发表于 2010-3-10 14:35:32

看看~~

smfx · 发表于 2010-3-10 14:36:40

看看~

liuguangbuaa · 发表于 2010-7-28 13:18:42

看看，dddddd

sh_0119 · 发表于 2010-10-26 20:27:33

谢谢分享

caizhifang · 发表于 2011-12-28 17:29:55

顶顶顶顶顶

lstarsoul · 发表于 2011-12-31 20:17:29

数值运算看看

hhc789 · 发表于 2012-9-21 15:14:26

好东西，看了以后明白了，符号位的运算，好东东啊。谢谢楼主啊。

midle · 发表于 2014-5-9 22:30:23

回复 1# smiley

呵呵，终于找到了。谢谢分享

[讨论] Verilog DSP 设计中带符号数的处理及容易犯的错误