FPGA布局布线的控制！

txd208 · 发表于 2012-6-28 16:58:01

您需要登录才可以下载或查看，没有账号？注册

x

在此弱弱的问下，在FPGA布局布线的时候怎么样去人为的控制呢？？要不然布线出来之后线延迟过大！谢谢！

softhit · 发表于 2012-6-28 21:48:32

Xilinx的不太清楚，Altera的话可以设置约束、或者在图形界面里面半手工操作，忘了叫Chip Editor还是什么的，不过一般手工做的还不如工具提供的，你可以用Design Space Explorer编译看看.

pusher_yxg · 发表于 2012-6-29 00:41:47

Xilinx 也有FPGA editer,不过建议用约束实现较好

tigerjade · 发表于 2012-6-29 00:58:09

xilinx可以用planahead。

duan_dzj · 发表于 2012-6-29 09:30:57

最好修改你的编码风格，要不然你搞半天面积约束等，也有可能不到达约束目标。

asyou · 发表于 2012-6-29 09:40:35

我觉得做到约束为止，手动去调位置太费力了！

by991 · 发表于 2012-6-29 14:11:37

quartus: chip planner
ise: FPGA editor

lixiancang · 发表于 2012-6-29 15:26:41

hhhhhhhhhhhhhhhhh

lixiancang · 发表于 2012-6-29 15:27:33

hhhhhhhhhhhhhhhhh
lixiancang 发表于 2012-6-29 15:26

登录/注册后可看大图

gggggggggggggg

lixiancang · 发表于 2012-6-29 15:28:20

gggggggggggggggg

[讨论] FPGA布局布线的控制！