Layout讨论区今日: 89 |主题: 11228|排名: 4

版主: snk88, mickey1999, xiaowanzi88, jian1712, lixiaojun707, cxl666

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[原创] 为什么停在creating abstract这里不动了呢？ - [已解决]	istart_2002 2016-6-7	72903	istart_2002 2016-6-13 15:44
[原创] 版图上不同的井加PTAP有什么作用？	巍峨山 2019-3-11	74828	yangheSDUT 2019-7-16 19:43
[原创] 改metal层次脚本，适用所有工艺 ...2	sun19891229 2021-6-25	154366	C7cgff 2024-3-6 10:34
[原创] auCdl Netlisting CDL 网表详细帮助文档	david_reg 2015-5-14	97542	zhangfuquan 2023-12-15 15:05
[原创] 窗口的金属密度	lianaissmec 2018-5-30	62741	uestcxyx 2018-6-2 09:24
[原创] 自己总结了一些封装类型，做一个简单介绍 ...2 3	tjjsjin 2023-1-11	204685	BanKai 2023-6-19 10:51
[原创] Virtuoso 版图小技巧2（连载中...） ...2	别画错了 2023-7-27	183100	C7cgff 2023-12-21 16:08
[原创] 关于calibre、assura和pvs一些想说的话	fan309550595 2016-8-5	714420	qq576932636 2022-8-10 14:06
[原创] 版图设计中LVS问题	1359053886 2017-3-4	62874	上官天 2017-6-6 17:20
[原创] Cadence IC616 layout 问题	IR888 2017-5-13	62057	茶清味 2017-6-28 14:40
[原创] DRC Code中“宽金属的间距检查”的快速理解方法 ...2	houjs 2018-8-21	137878	jevonhjw 2024-2-21 13:53
[原创] VGDS软件：版图中自动显示net的连接图形和寄生电容 ...2 3 4	houjs 2021-7-14	327343	Yang_doudou 2023-9-12 10:26
[原创] chipsmith反向提图	Jjing 2013-3-29	73338	zw5823035 2013-6-27 10:46
[原创] cadence里没有assura的菜单，如何解决？	sworder 2013-6-27	69752	tandd 2021-1-22 17:38
[原创] 请教有关TF 文件的问题	blackboy 2013-8-5	53588	shidaixu 2013-8-15 18:32
[原创] 关于Components with non-identical signal pins ...2	superguy 2015-6-3	106853	zhangwenchao 2024-3-23 14:37
[原创] 带单独高压管脚的ESD电路的设计	zyp96 2015-10-10	74132	zyp96 2015-10-22 17:17
[原创] 怎么从netlist或者layout.sp文件中快速确定自己用到了哪些器件	w2313190 2018-6-17	63243	yangheSDUT 2024-3-20 10:18
[原创] 将多segments的串联电阻分离的解决办法 ...2	陈卫霖 2023-9-23	151874	ZN0001 2023-11-9 15:45
[原创] 本人layout	jup010101 2012-6-4	62917	nathan_ruan 2012-7-17 22:48
[原创] PIP 电容上用金属线1覆盖起什么作用？求解	silicon21 2013-4-8	52601	wizardz 2013-4-11 14:09
[原创] 如何通过工艺厂提供的mask_tooling文件将gds数据转换成最后的mask数据	tanghaixia 2015-8-21	62416	Rucas 2015-8-31 12:37
[原创] IC内部设计如何解决阻抗匹配问题？	IR888 2019-1-24	72645	IR888 2019-1-25 10:23
[原创] cdl生成schematic参数对应不上的解决办法,附件是devicemap ...2	xiaoyulilin 2019-9-28	188976	wsry 2023-10-18 22:15
[原创] 华大九天的Aether和virtuoso的区别有人知道吗？ ...2 3	林夕种 2020-11-15	329903	wuxiaodou 2024-4-5 20:58
[原创] 关于何时在PCB布线时需要走蛇形线的探讨	lxqvictor 2011-11-15	64758	peterlin2010 2013-2-21 10:22
[原创] 想问一下怎么样在版图开始之前把铝线的最小宽度调整好啊？	zq890520 2012-8-20	62769	云飘如水 2012-9-7 17:30
[原创] ICC中关于"my_insert_anchor_buffer"命令	yamail 2012-10-11	53140	e07610230 2014-5-13 15:26
[原创] 刚开始使用Virtuoso XL遇到的问题	nervalt 2012-12-26	65841	zw1035961900 2015-12-2 09:52
[原创] 在Terminal中用re -rf 删除的库怎么恢复？？？急	liuyiwuliao 2014-2-28	52918	xxmule 2014-2-28 16:26
[原创] 请教在哪看看器件的刨面图？	chaoxianzhu 2014-12-18	53219	miaoyue1999 2014-12-23 09:49
[原创] Cadence包括IC617在内的全套新版工具套件（2015年底版）	min4max 2016-1-17	56031	zisa 2017-9-18 20:24
[原创] Bad device in LVS check	mliu_2014 2016-5-16	66471	fuyibin 2016-5-24 16:01
[原创] 请指教，这个是什么管子？？	Beierleier 2017-5-27	51912	hccaiwh 2017-6-27 14:38
[原创] DRC错误	小雷1994 2017-5-28	73179	roro_mm 2017-6-9 15:06

1 2 3 4 567 8 9 10 ... 22 / 22 页下一页

Layout讨论区今日: 89 |主题: 11228|排名: 4

快速发帖

站长推荐 /2

Layout讨论区 今日: 89 |主题: 11228|排名: 4

快速发帖

站长推荐 /2

Layout讨论区今日: 89 |主题: 11228|排名: 4