在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (126) |订阅

后端讨论区 今日: 0|主题: 20942|排名: 31 

[讨论] 关于FinFET grid的问题 蔡耳曼 2018-8-29 85658 piao 2022-6-27 00:18
[讨论] report_constraint -all_violators需要修正吗 irun2 2011-6-22 74018 irun2 2011-6-24 16:33
[讨论] 芯片I/O输入端上拉和下拉电阻的作用 igooo 2012-3-28 510738 frinos 2023-6-1 13:30
[讨论] Tetramax分段生成的pattern与不分段生成的pattern的区别 Syn2012 2012-8-23 87404 mindy_xj 2020-7-28 17:10
[讨论] 已解决-请教一个ICC 使用问题,急急,补图 attach_img zzvbk 2012-11-3 83119 damonzhao 2012-11-5 16:17
[讨论] BGA封装的版图设计与传统压焊有什么区别? Numb 2013-7-26 62032 pebay888 2013-7-30 20:46
[讨论] 看了一个关于pad的帖子想到的问题 ljjbunny 2014-12-4 94403 icfbicfb 2014-12-5 13:38
[讨论] calibre PERC  ...2 tb0403 2014-12-7 119371 lnxmj 2024-5-2 21:16
[讨论] ETS MMMC的优势有哪些 liqiang998 2015-2-11 72298 taotao_ic 2015-2-12 12:05
[讨论] mos栅极厚度 5454坏孩子 2015-8-19 81827 icfbicfb 2015-9-1 16:36
[讨论] 讨论:数字后端LVS是不是一个自己证明自己的问题。。。  ...2 13804576693 2018-1-8 105319 DemoYe 2022-7-27 15:31
投票 [讨论] finfet 下都用什么PR工具?  ...234 1207312092 2019-8-15 3220009 allenzhangddd 前天 13:59
[讨论] power ring设置中的interleaving wire group有什么好处? attach_img  ...2 qingwatiaowu 2010-9-1 118196 盗墓者 2011-3-24 10:30
[讨论] ICC/Astro中Xtalk的预防和修复 yueluofenghen 2011-3-30 913161 paulszicc 2011-3-31 11:31
[讨论] 如何利用已有的GDS数据格式的单元布局,在astro中或encouter中完成布线 yw.email 2012-5-4 92673 yw.email 2012-5-6 15:13
[讨论] [已解决]为什么是在ROUTING后修hold ? ayuan1027 2012-11-8 73444 ayuan1027 2012-11-15 15:59
[讨论] 关于Minarea的问题 attach_img zzh_0217 2014-4-9 93896 trampdada 2021-6-10 15:04
[讨论] DC脚本  ...2 yi4105635 2015-7-23 133628 voiluce 2015-7-28 21:43
[讨论] 跪求大神,怎样用PT去trace clock tree的架构啊 Rickzhao 2015-9-18 73668 大龄文艺男青年 2015-11-4 14:10
[讨论] 为什么修 hold time非要放到 CTS的时候呢?!而setup综合时就要考虑修 lb_Mvp 2015-10-25 76864 我晓得 2015-10-29 10:48
[讨论] 在PR的过程中,应该什么时候加spare cell? xingyun666666 2017-3-16 83272 hongzhiliao 2017-3-25 18:58
[讨论] 为什么std cell的all inputs必须tie to logic 0 or 1 xingyun666666 2017-3-16 83092 sunhongwei 2022-9-21 14:43
[讨论] 后端对脚本的要求怎样? tiogil 2011-8-23 73064 mr-qianzhe 2021-3-2 15:34
[讨论] chip level时如何处理analog block的timing问题 kook309 2012-6-29 64666 欣轩0302 2017-3-20 14:28
[讨论] encounter中test_mode下的时钟树怎么做? 杭州太美丽 2012-7-3 74295 wenfangsibao 2021-6-1 02:06
[讨论] report_constraints -all_violators在PT中有什么具体作用 tigerajs 2012-7-26 75472 tigerajs 2012-7-27 17:47
[讨论] ICC中Group_path权重如何设置? wjchuan 2012-7-30 77648 xylyc521 2014-9-25 15:34
[讨论] 关于ICC报设计中的晶体管数目问题 dddzr 2014-2-10 72385 quhuaibo 2016-6-29 20:22
[讨论] spare cell 插入多少合适?  ...2 wxxhn 2014-6-19 119164 张志强112233 2023-11-30 10:55
[讨论] skew_opt中有几个选项不是太明白 zhanggd 2014-11-26 83188 zhanggd 2014-12-1 08:55
[讨论] 在ICC做完placement后大家是怎样一个分析步骤? xingyun666666 2016-3-10 75542 Tommmy 2018-8-23 17:21
[讨论] 同步电路怎样通过时序避开毛刺? wenfangsibao 2016-9-9 73357 诠释幸福 2016-9-14 11:24
[讨论] 关于SDC中的clock的疑问 attach_img xiaocui0725 2018-12-2 93665 lzqxiang 2023-11-1 14:54
[讨论] 先进工艺的硬伤 -- leakage  ...234 jake 2021-1-11 3211752 张江小IC 2024-1-13 01:59
[讨论] 在astro做版图时如何使布的线均匀? attachment  ...2 zsf50400 2010-3-9 154806 ralphtwtw 2018-7-4 13:34
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-13 09:19 , Processed in 0.027523 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块