在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4510|回复: 7

[讨论] encounter中test_mode下的时钟树怎么做?

[复制链接]
发表于 2012-7-3 09:52:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 杭州太美丽 于 2012-7-3 14:48 编辑

我现在遇到的问题是:CLKA和CLKB在funcktion mode下是2个异步时钟, 而在test mode下这2个时钟都是使用test_clk来 bypass掉的,

当在function mode下完成CTS之后, opt timing之后, 我想在test_mode 下做CTS, 但是encounter 会因为, test clk 与CLKA, CLKB有相同的部分或者说路径(这些相同路径已经在function mode 时做过CTS), 而不会去再做CTS, 而不做CTS, 在test mode下, setup有很多violation,data path 路径非常长的, 很难fix的,


我本来想从test_clk  port做CTS, 然后在那些test clk与CLKA, CLKB  bypass的pin作为sync pin的 , 但是发现综合的时候, 这些bypass的位置都综合成组合逻辑了, 有点麻烦,

想请教给位, 这个样的情况下, test mode 下, CTS怎么做?或者说怎样来fix  test clk timing的问题?


谢谢
发表于 2012-7-3 16:35:23 | 显示全部楼层
要么用MMMC方式
要么把它们切成几段,test_clk --> muxa/b, clka --> muxa, clkb --> muxb, muxa/b --> FF,控制ctstch把他们都balance
还可以用2个test clock
发表于 2012-7-3 17:33:36 | 显示全部楼层
嗯 MMMC是好方法。
如果是两个mode, 那么test_mode下CLKA和CLKB原本不相关的reg会形成reg2reg path, timing问题一大堆。
如果不使用MMMC的话, 可否只有一个mode, 这个mode下有CLKA, CLKB和test_clk,相当于增加一个clock pin。
发表于 2013-9-24 17:29:48 | 显示全部楼层
encounter中MMMC的constraint modes要怎么区分设置function mode和test mode呢?sdc不一样是吗?添加set_case_analysis命令吗?
发表于 2014-11-16 17:02:34 | 显示全部楼层
test mode下面有setup问题,是什么case啊?
发表于 2015-1-11 18:36:05 | 显示全部楼层
学习一下~
发表于 2015-1-12 10:05:14 | 显示全部楼层
test mode 需要跑很快么?
发表于 2021-6-1 02:06:10 | 显示全部楼层


陈涛 发表于 2012-7-3 16:35
要么用MMMC方式
要么把它们切成几段,test_clk --> muxa/b, clka --> muxa, clkb --> muxb, muxa/b --> FF ...


具体怎么控制?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 21:01 , Processed in 0.018842 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表