|
|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
×
本帖最后由 杭州太美丽 于 2012-7-3 14:48 编辑
我现在遇到的问题是:CLKA和CLKB在funcktion mode下是2个异步时钟, 而在test mode下这2个时钟都是使用test_clk来 bypass掉的,
当在function mode下完成CTS之后, opt timing之后, 我想在test_mode 下做CTS, 但是encounter 会因为, test clk 与CLKA, CLKB有相同的部分或者说路径(这些相同路径已经在function mode 时做过CTS), 而不会去再做CTS, 而不做CTS, 在test mode下, setup有很多violation,data path 路径非常长的, 很难fix的,
我本来想从test_clk port做CTS, 然后在那些test clk与CLKA, CLKB bypass的pin作为sync pin的 , 但是发现综合的时候, 这些bypass的位置都综合成组合逻辑了, 有点麻烦,
想请教给位, 这个样的情况下, test mode 下, CTS怎么做?或者说怎样来fix test clk timing的问题?
谢谢 |
|