设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 官方的SystemVerilog testbench tutorial
123456
返回列表 发新帖
楼主: 0xffff

官方的SystemVerilog testbench tutorial

[复制链接]
wadezhu
发表于 2010-5-11 22:22:14 | 显示全部楼层
谢谢！！！！！
回复 支持 反对

举报

xavierjuan
发表于 2010-7-10 15:04:15 | 显示全部楼层
1# 0xffff
謝謝!
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

bukubuku
发表于 2010-7-11 09:24:45 | 显示全部楼层
好东西，顶啊
回复 支持 反对

举报

lvjun_ok
发表于 2011-10-24 21:57:02 | 显示全部楼层
我来为大家看看
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

m3micro
发表于 2011-12-25 02:49:15 | 显示全部楼层
Is there any good book on System Verilog?


Thanks
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

mailtoanoopbabu
发表于 2013-4-26 11:43:00 | 显示全部楼层
super
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

weixinglu
发表于 2018-9-19 15:48:54 | 显示全部楼层
太老的资料
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

123456
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 14:42 , Processed in 0.023272 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表