在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 12255|回复: 56

官方的SystemVerilog testbench tutorial

[复制链接]
发表于 2008-1-6 08:44:39 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
SV testbench的重要性不言而喻,来自官方的文档更具有参考价值。
希望大家喜欢。

svtb_tutorial.pdf

877.45 KB, 下载次数: 327 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2008-1-6 09:05:06 | 显示全部楼层
赚点小钱,呵呵
发表于 2008-1-6 12:09:11 | 显示全部楼层
我来为大家看看
发表于 2008-1-6 12:24:19 | 显示全部楼层
是synopsys的一个文档,感觉一般,就verification而言,建议还是看mentor的AVM吧
发表于 2008-1-22 18:24:01 | 显示全部楼层
太好了,下载看看
 楼主| 发表于 2008-1-24 08:39:42 | 显示全部楼层
好东西
谢谢楼主
发表于 2008-2-3 04:41:54 | 显示全部楼层
Thanks for your sharing
发表于 2008-5-29 14:09:05 | 显示全部楼层
xiexie
发表于 2008-5-29 20:40:15 | 显示全部楼层
顶楼主,谢谢
头像被屏蔽
发表于 2008-5-31 11:12:44 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 11:54 , Processed in 0.025275 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表