设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 官方的SystemVerilog testbench tutorial
123456下一页
返回列表 发新帖
楼主: 0xffff

官方的SystemVerilog testbench tutorial

[复制链接]
0xffff
 楼主| 发表于 2008-9-13 07:30:09 | 显示全部楼层
自己顶，哈哈
回复 支持 反对

举报

demin
发表于 2008-10-13 16:38:59 | 显示全部楼层
goodgood
回复 支持 反对

举报

0xffff
 楼主| 发表于 2008-10-14 08:53:55 | 显示全部楼层
自己顶，呵呵
回复 支持 反对

举报

jamyce
发表于 2008-10-16 16:40:37 | 显示全部楼层
谢谢分享@
回复 支持 反对

举报

0xffff
 楼主| 发表于 2008-10-17 08:40:05 | 显示全部楼层
自己定，哈哈哈
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

fulic
发表于 2008-12-30 22:08:34 | 显示全部楼层
谢谢分享
不过这个好像是VCS带的参考文件
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

jaco.yang
发表于 2008-12-30 23:29:42 | 显示全部楼层
It is good! Thanks a lot!
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

0xffff
 楼主| 发表于 2008-12-31 14:31:38 | 显示全部楼层
自己顶哈哈
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

create
发表于 2009-1-2 14:07:33 | 显示全部楼层
谢谢！
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

create
发表于 2009-1-2 14:13:26 | 显示全部楼层
谢谢！
回复 支持 反对

举报

下一页 »
123456下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 00:45 , Processed in 0.021610 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表