在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: kaiyuan

[求助] CMOS corner lot的产生,以及与量产时variation的区别

[复制链接]
发表于 2024-5-23 11:07:16 | 显示全部楼层


tanghaihua 发表于 2024-4-20 14:30
请教下具体的该如何分析WAT数据,以确保当前corner wafer确实为target wafer,以FF corner为例,是否需要 ...



做corner lot之前,会跟FAB确定详细的split table,FAB会在这个table里提供具体对哪些参数做split,split的spec high,spec low和target。fast和slow我们一般定义为±3σ。
若FF corner的yield确定过低,需要先跟Design确认是否是design issue(具体问题具体分析),因为我们一般在拿到FAB给的split table之后也是需要先跟Design讨论没问题才会给FAB确认。
发表于 2024-8-20 14:34:36 | 显示全部楼层
学习学习
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 02:07 , Processed in 0.013587 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表