请教各位给指教一下，看看下面的代码，具体的电路是什么

hhc789

请教各位，帮我看看下面的这段代码具体的电路是什么？

   always @(posedge clk or negedge rst_n)
begin
  if(~rst_n)
    arb_flag <= 1'b0           ;
  else
    case(rtmp)
      2'b10  : flag <= 1'b0;
      2'b01  : flag <= 1'b1;
      default: ;
    endcase
end

小弟觉得应该是一个选择器后面接一个d触发器，可是选择器的默认是空的，有可能在默认的情况下，保存复位状态的值或者其他两种状态的一种？ 不知小弟的理解对不？
这种电路的写法对不对，或者应该怎么写。

在组合逻辑电路中，各种状况应该详细的写清楚，不应该缺省某个状态。而在时序电路中，就像上面的电路，我觉得应该是一点组合电路加上一个d触发器，d触发器前面这段电路也应该明白的写清楚各个状态时什么值？ 不知道小弟的理解对不对？  请教各位给指教一下啊。

zhongjee

默认情况下保持前一状态

教父

看你的这个代码有问题想说， 在复位的时候 有一个reg  arb_flag 置0，但是在下面case语句中，又出现reg flag, 前后的不一致不知道是你的笔误还是什么，如果不是笔误，后面flag就没有初值，在复位的时候就是X态度，只有出现在rtmp为01和10的时候才有1或0值。关于reg 默认值的问题，reg 应该是保持先前一个状态的值不变。

eagle654321

这里是时序逻辑，它可以保存当前的值，所以如果case 不给出缺省的值，它就保持当前的数据。

但是 对于 组合逻辑， 它不具备保持数据的功能，所以必须给出每个状态对应的结果，如果不给出 在做 综合的时候 就会生成 latch。

hhc789

回复 3# 教父


    这个是笔误，都是同一个信号。

hhc789

回复 4# eagle654321


    组合逻辑不能保持数据，给它后面加一个触发器就可以保持数据了，这样的电路就组成了时序电路。不知道我的理解对不？