LDO/bandgap 问题 - Die-toDie 偏差的原因

KeepEasy

LDO 流片出来，同一 Wafer 上的 Die-to-Die差异可以达到设计指标的 10 %，有些什么原因呢？关键的是哪个呢？

如果是运放失调，Mask既然一样，做出来的失调也会一样呀。

KeepEasy

   

一般而言，CMOS运放的主要失调是由随机失调引起的
guang3000 发表于 2011-6-9 18:44

                               
登录/注册后可看大图

    我以为运放失调是管子尺寸的制造差异呀（书上这么讲的），光罩做好之后，同一个Wafer的管子制造差异就不会太大了。那随机失调是什么引起的，请解释一下。

KeepEasy

   

一个wafer不同区域的情况也是不同的啊，当然存在die to die的失调了
gy118 发表于 2011-6-9 18:58

                               
登录/注册后可看大图

    我觉得工艺偏差不会导致LDO输出太大差异。电阻是比例的，对称版图设计之后，即使偏也影响甚小；MOS管Corner影响不大；三极管影响算比较大些，但是远不到 10%。

KeepEasy

   

回复  KeepEasy

      MOS和电阻即使在layout上画的完全匹配，由于工艺的影响，也会存在随机误差，一般 ...
gy118 发表于 2011-6-11 16:05

                               
登录/注册后可看大图

    LDO中的MOS管少，大家集中在很小的面积里，这些个管子之间的工艺Corner相差无几，我觉得同一个 Die上的管子可以按照同一Corner来看待。

    此外，在光罩版（MASK）制好后，尺寸不匹配就基本固定了，不随机了，只有不同 Die 之间的工艺角不同。
    而且，同一个 Wafer 的工艺角，根据 Foundry 的测试，其偏差不大。

KeepEasy

   

运放的失配差的话，CMOS的bandgap做出来偏差个8%也不是不可能，可以根据CMOS运放的失配公式以及工艺表看看这 ...
guang3000 发表于 2011-6-12 07:50

                               
登录/注册后可看大图

    光罩版（MASK）制好后，尺寸不匹配就基本固定了，如果运放失配，那么同一个 Wafer 上的所有 Die 的管子尺寸和电阻失配程度都差不多（因为 MASK 固定了），那么最终的电压差异又从何而来？想不通

KeepEasy

回复 21# dscd1900


后来的改动是这样的，把三极管的电流从1mA 改到 100uA，重新流片，die to die 离散性从 10% 减小到 5%，原因我不知道？？？？

KeepEasy

回复 30# hvpower


记错了，是从 200u 改成 20u，可能还是电阻影响 die-to-die 偏差吧