设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 请问在verilog中这两种写法的区别？
返回列表 发新帖
查看: 5059|回复: 12

[求助] 请问在verilog中这两种写法的区别？

[复制链接]
发表于 2012-4-12 08:39:59 | 显示全部楼层
逻辑功能上是一样的，但是前一个对应的电路应该是带触发条件的寄存器，后者则是线网
回复 支持 反对

使用道具 举报

发表于 2012-5-22 08:41:41 | 显示全部楼层
5楼正解，两者一样，a定义为reg类型是因为always块赋值语句的要求，不会综合出触发器的
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-20 09:21 , Processed in 0.052722 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表