有关做FPGA和ASIC设计代码风格的讨论，欢迎各位来谈谈自己的看法。

jackertja

我觉得现在有些流派把代码风格提到很高的地位，
但是除了时序要求非常严格的部分项目外，目前国内大部分项目都不用过分关心代码风格这个问题。
一方面因为综合器功能已经很强大，综合出来的效果通常都可以接受，比如状态机不管用几段结果都没什么区别。
另一方面，项目的工期要求一般都很紧，没有办法做详细的电路设计，一般有个C模型就非常不错了，因此代码的易读性相对综合效率而言可能更重要，而组合逻辑和时序逻辑分开的经典写法读起来跳跃性太大；甚至多个信号放在一个always里面写更好阅读。
最后，ASIC项目用FPGA的目的是测试功能，所以代码还是用ASIC向的风格更好；纯FPGA项目，更关注使用FPGA的特性相关的风格更好。