设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 求问如何对virtuoso中的总线施加激励？

返回列表发新帖

查看: 3657|回复: 7

[求助] 求问如何对virtuoso中的总线施加激励？

发表于 2024-12-5 21:25:04 | 显示全部楼层

tang66521 发表于 2016-11-3 17:27
相同信号的话将vdc 的instance name 改为V0 就可以了

请问怎么分别加激励呢

回复支持反对

使用道具举报

发表于 2024-12-11 22:49:46 | 显示全部楼层

tang66521 发表于 2024-12-6 09:47

好的，感谢

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

X 关闭广告

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-20 06:40 , Processed in 0.013630 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表