求问如何对virtuoso中的总线施加激励？

supercheetah · 发表于 2016-11-3 17:09:37

您需要登录才可以下载或查看，没有账号？注册

×

比如说我的一条总线是4bit的，我该如何对它施加激励呢？难道要一条一条的加电源吗？

tang66521 · 发表于 2016-11-3 17:27:42

相同信号的话将vdc 的instance name 改为V0<n:0> 就可以了

moonlight_star · 发表于 2024-10-22 11:56:54

tang66521 发表于 2016-11-3 17:27
相同信号的话将vdc 的instance name 改为V0 就可以了

那请问怎么把激励源信号设置为变量呢？每条路变量不同的那种

JinXin66 · 发表于 2024-12-5 21:25:04

tang66521 发表于 2016-11-3 17:27
相同信号的话将vdc 的instance name 改为V0 就可以了

请问怎么分别加激励呢

tang66521 · 发表于 2024-12-6 09:45:37

分别加激励就一个一个加啊，或者用VerilogA，写一个十进制转二进制输出

tang66521 · 发表于 2024-12-6 09:46:32

JinXin66 发表于 2024-12-5 21:25
请问怎么分别加激励呢

分别加激励就一个一个加啊，或者用VerilogA，写一个十进制转二进制输出

tang66521 · 发表于 2024-12-6 09:47:24

moonlight_star 发表于 2024-10-22 11:56
那请问怎么把激励源信号设置为变量呢？每条路变量不同的那种

分别加激励就一个一个加啊，或者用VerilogA，写一个十进制转二进制输出

JinXin66 · 发表于 2024-12-11 22:49:46

tang66521 发表于 2024-12-6 09:47

好的，感谢

账号		自动登录	找回密码
密码			注册

[求助] 求问如何对virtuoso中的总线施加激励？