经过flash的路径约束

ilmkduse

楼上艾斯说的很对。我多嘴补充一点，这里的multicycle也需要数字逻辑做支持的。
也就是说逻辑里要知道READ过去后几个cycle的数据是有效的，并且弃掉不要的数据。

ilmkduse

   

jinfeier 发表于 2025-9-22 11:41
大佬，意思是设置从READ到DOUT的  multicycle_path吗，设置3个周期？

setup 3 hold 2 是对的
我的意思是，比如你发起read之后得自己逻辑里数两拍之后，才把输出的数据当作是有效的。
举个例子：

比如说
这里multicycle需要等三拍，read_en是你送给flash的读信号，且是个pulse，再有一个d_saved保存flash输出数据。

那就要设个read_en_d3[2:0]，用来标记这个三拍。

逻辑上就是read_en_d3<= {read_en_d2[1:0],read_en}
于是在read_en_d3[2]为1的情况下DOUT才有效，if(read_en_d3[2])d_saved <= DOUT;

这就是我说这个multicycle的成立需要你的电路支持的意思。