如何提高带隙PSR和输出电压？

youngabin

小弟最近使用基本的无运放结构带隙基准，结构如图

BG结构

由于电源为zener预降压产生的电压，所以受温度影响，电源电压会变化。现在仿真发现PSR太小了只有30+dB，所以VREF受电源影响，产生的曲线上看根本没用，必须加两对共源共栅（PMOS和NMOS各一对）才有80dB，只加一对还是只有40dB，根本不行。请问如何在这个结构的基础上提高PSR呢？


加了两对共源共栅后仿真结果如图
虽然基本不受电源影响，但是电压很低仅有1.15左右，希望得到1.2，请问如何提高这个VREF电压？
这个温漂曲线看上去几乎就是最好的了，这种该如何优化啊，调试挺久，但是结果都不理想，现在没啥头绪了


还望大佬赐教，或者指点相关的资料也行

youngabin

   

nanke 发表于 2023-11-28 15:18
（1）提高psr，你这不是自问自答吗？还可以用运放    必须加两对共源共栅（PMOS和NMOS各一对）才有80dB，只 ...

额，我的意思是加了两对共源共栅VREF就降低了很多，有什么方法可以代替嘛？以免电压裕度降低，2中你是说BJT嘛？指类型嘛还是面积？还请指教

youngabin

   

亘古风 发表于 2023-11-28 22:49
可以使用简单的反馈减小电源电压的变化带来影响，请参考附件Shanthi教授的文章。 ...

谢谢，很有帮助