求助，这样两个寄存器的输出合法吗？

guugel

分别用 posedge 和 negedge 采样后，再 or 输出即可。

   

        

            
1. always @(posedge clk or negedge rst_n)
   
2.     if (~rst_n)
   
3.         q1 <= 1'b0;
   
4.     else
   
5.         q1 <= ~q1;
   
6. 
   
7. always @(negedge clk or negedge rst_n)
   
8.     if (~rst_n)
   
9.         q2 <= 1'b0;
   
10.     else
    
11.         q2 <= ~q2;
    
12. 
    
13. assign out = q1 | q2;
            

   

    复制代码