在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[资料] Synopsys和Cadence最新软件网盘分享3(13年9月更新)  ...23456..16 504472832 2013-9-6 15051019 huazi607 2023-7-14 16:59
[资料] CMOS电路设计、布局与仿真——卷2 attachment ichsim 2023-7-14 31019 Quinlan 2023-7-14 16:51
[求助] 跪求“AHB总线协议” attachment  ...23 瑞絮儿 2018-6-4 208702 feiyangbaxia 2023-7-13 23:23
[原创] 《手把手教你学FPGA设计:基于大道至简的至简设计法》 attachment  ...23 pwang7 2021-10-12 255618 l1219761786 2023-7-13 20:34
[求助] 大家谁有ICC WORKSHOP的中文版?  ...23456 sidianshuimu 2010-12-15 5018106 hoken 2023-7-13 19:02
[资料] 算力芯片研究报告分享 attach_img 芯电图 2023-7-13 0850 芯电图 2023-7-13 11:01
[资料] 协议标准- CXL 2.0 attachment ma31360013 2023-1-6 41625 idealgao 2023-7-12 15:26
[资料] 数字VLSI芯片设计-使用Cadence和Synopsys CAD工具,英文电子版 attachment  ...234 sg20067701 2018-1-23 367457 intern9 2023-7-12 15:25
[资料] Vivado全版本下载分享 风之海鸿 2023-7-11 31551 intern9 2023-7-12 15:17
[转贴] AMEYA360:兆易创新全系产品和行业解决方案 attach_img Ameya360皇华 2023-7-12 0836 Ameya360皇华 2023-7-12 11:26
[资料] IEEE std 1076-2008 Standard VHDL Language Reference Manual attachment  ...23456..7 wenchm2006 2014-2-13 6626279 ROOKIE_RAY 2023-7-11 17:09
[求助] Expecting one of the keywords module, primitive or macromodule是怎么回事情啊? achunjcc 2011-11-28 415280 卢璐 2023-7-11 16:19
[资料] Nanometer Variation-Tolerant SRAM attachment CWbrother 2021-12-23 62629 jianchongzhou 2023-7-11 12:45
[资料] A useful VLSI Layout editor with simulation function attachment  ...2345 Chi_Ho_Wong 2010-9-22 4612236 ricvadim 2023-7-11 03:24
[原创] MIPI slimbus中文解析 attachment  ...23456..7 waterbeef 2013-11-24 6021279 afellow 2023-7-10 17:49
[转贴] AMEYA360:蔡司产品在各个行业的解决方案及应用 attach_img Ameya360皇华 2023-7-10 0737 Ameya360皇华 2023-7-10 16:49
[原创] 数字系统设计与Verilog_HDL 王金明版 attach_img MARKcz 2022-8-27 42146 dannymu 2023-7-10 16:20
[原创] 提供各类芯片设计IP与验证IP attach_img 华芯集成 2023-7-10 0804 华芯集成 2023-7-10 14:23
ChinaPub-Verilog HDL硬件描述语言 attachment henry1981525 2007-12-20 32863 jimcmwang 2023-7-10 14:00
[解决] eetop.cn_synplify2015.03破解说明[Plus] attachment  ...23 guetsun 2016-11-26 2113340 shixw110 2023-7-9 12:07
[资料] cshell编程 attachment  ...23456..10 cbw19871102 2010-9-9 9428566 weildd 2023-7-8 21:05
[讨论] 关于使用synopsys CoreTools 一些经验 attach_img  ...2345 forestimber 2014-12-12 4632302 jackielee 2023-7-8 15:47
Verilog Quickstart-A Practical Guide to Simulation and Synthesis(3rd Ed).pdf attachment  ...2345 qhl0222_cn 2007-3-5 449215 dongl08 2023-7-8 11:35
[原创] 《计算机原理与设计:Verilog HDL版》cpu设计源代码(ModelSim仿真) attach_img  ...23 真我个性 2017-5-6 218508 hao0720108208 2023-7-8 11:14
[资料] 无线通信的MATLAB和FPGA实现_  ...2 fallysun 2014-9-11 144642 金玉其外 2023-7-8 11:05
R.Jacob Baker: DRAM Circuit Design: Fundamental and High-Speed Topics attachment  ...23456..14 LasVegas 2009-3-29 13927556 zixin1hao 2023-7-7 20:01
[资料] calibre_pdfdocs_2011.2 官方文档 attachment  ...2 lsqswl 2012-11-9 134240 intern7 2023-7-7 17:43
[资料] 验证文档套餐:systemverilog + UVM (语言+思想+方法学) attachment  ...23456..12 redleaf1988 2014-12-2 11333752 cmmjava 2023-7-7 15:45
[资料] 非常好的Verilog代码风格资料 RTL Design Style Guide for Verilog HDL 新人帖 attachment  ...234 mars2022 2022-11-18 335458 lans0625 2023-7-7 14:56
[资料] 数字电路的设计方法与技术_阿罗拉 attachment  ...2 sun327130352 2023-2-14 143355 品博锦取_2021 2023-7-7 11:49
论坛首发-开源可扩充处理器架构书籍OpenSPARC Internals attachment  ...23456..10 tim_yeh 2008-12-13 9423322 dreamfly123123 2023-7-7 09:47
悬赏 [求助] 求2018版 dc complier userguide 新人帖 - [悬赏 200 信元资产] attachment IC真香 2021-2-5 53751 Jojen 2023-7-7 09:47
[原创] 1588总结 attachment tian10 2023-7-6 21106 dreamfly123123 2023-7-7 09:45
[资料] ASIC入门flow和EDA工具简明介绍 attachment  ...23 iNostory 2017-10-30 278182 igolaps 2023-7-7 04:04
[转贴] AMEYA360:Panasonic松下HF系列压敏电阻器 attach_img Ameya360皇华 2023-7-6 0642 Ameya360皇华 2023-7-6 15:31
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 10:52 , Processed in 0.019803 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块