在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2768|回复: 3

[资料] veriwell 3 build 201510

[复制链接]
发表于 2015-11-1 21:22:44 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 softzt 于 2015-11-6 20:55 编辑

一个 verilog 仿真器,小,快,开源。

这个版本非常实用,可用于 中等规模 FPGA 设计仿真。已经在一个实际项目中应用,使用的是 X*厂家 FPGA 的产品。设计中不但包含常用的 RAM / FIFO 等,还包含一个 MAC 核。仿真结果和商用仿真器一致!

===============
使用方法
---------
注意:命令行工具,unix style !使用方法非常类似 verilog-XL.

1)常用命令

veriwell  (显示帮助)

veriwell  a.v  b.v  c.v

veriwell  tb.v  +libext+.v  -y dir1  -y dir2

veriwell  -f  sim.f

2)查看波形

仿真器支持 mit 的波形格式 lxt/lxt2 。
生产波形的系统函数是 $lxt_recordvars() ,方法参见工具包中的 example 。
注:需要安装另一个开源工具 gtkwave 查看生成波形。

===============

download-veriwell3.zip (256 Bytes, 下载次数: 25 )
 楼主| 发表于 2015-11-2 19:46:28 | 显示全部楼层
本帖最后由 softzt 于 2015-11-6 20:53 编辑

升到20楼,免费下载
 楼主| 发表于 2016-5-29 11:26:21 | 显示全部楼层
发表于 2016-9-12 09:53:26 | 显示全部楼层
回复 1# softzt

附件链接失效了 麻烦再共享下 谢谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-27 19:51 , Processed in 0.059708 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表