设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital Integrated Circuit Design Using Verilog and ...
123456789下一页
返回列表 发新帖
楼主: megaic

[资料] Digital Integrated Circuit Design Using Verilog and SystemVerilog高清文字版1信元

[复制链接]
fwutsairlin
发表于 2016-6-7 19:07:29 | 显示全部楼层
THANK YOU
回复 支持 反对

举报

lihongpengtd
发表于 2016-6-9 23:37:44 | 显示全部楼层
感谢分享
回复 支持 反对

举报

yesterdaymore
发表于 2016-6-23 10:18:47 | 显示全部楼层
不止 1信元
回复 支持 反对

举报

wuyanbei24
发表于 2016-6-23 11:09:33 | 显示全部楼层
一直想尝试SV，不知道实际做FPGA开发不是做IC有多少人会用SV
回复 支持 反对

举报

dubu113
发表于 2016-8-5 14:19:12 | 显示全部楼层
good!!!
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

mahaluluxu
发表于 2016-8-7 20:05:13 | 显示全部楼层
太棒了！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

cniclayout
发表于 2016-9-5 16:05:48 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

zjmcc
发表于 2016-9-5 16:59:09 | 显示全部楼层
多谢分享！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

coolcrank
发表于 2016-9-7 03:52:03 | 显示全部楼层
Thank you for the upload!
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

萝卜论坛
发表于 2016-9-29 09:42:41 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

下一页 »
123456789下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-10 02:23 , Processed in 0.026057 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表