vim auto script for verilog & RtlTree - (like Emacs, Verdi)

dingdongqhd

感谢楼主分享

abc_def_ghi

Thanks.

novel_qin

好东西，谢谢分享！

keen99

感谢分享，工具很好用。

陈秫

感谢楼主，下载后尝试在windows平台使用，尝试了一些功能，感觉很好用。之前用一个vim-scripts/automatic-for-Verilog的插件，这个插件不依赖ctags。但是由于年代久远，原作者2008后就没有更新了。楼主还在一直更新，十分感谢。
这里提两个建议，1. 现在很多插件管理器都支持直接从github安装和更新插件，楼主也可以考虑把插件放到github上（同时也可以继续保持在eetop更新）这样方便大家更新插件以及讨论issue。2. 楼主可以考虑给命令加一个外部调用接口，比如command AutoInst :call AutoInst(0)，因为gvim的menu在windows下好像有问题，如果有command接口的话可以在vim命令中调用。
再次感谢楼主的插件

陈秫

楼主您好，在使用AutoInst过程中发现，如果模块中有function或者task，AutoInst会把task和function中的input、output也加到例化的Instance中，请问要怎么解决呢

dddk

这个可以用

gaopeng828

如果要支持systemverilog，例如是logic的名字，或者文件名字是.sv； 这个插件能用吗？

毅小祥

下载学习

caicaijiajia

有人能帮我看看这样的代码为什么不能autodef吗？举两个例子
1.
assign OUT_RS_rd_addr[5:0] = rsout_cnt_1d[5:0];
assign  rd_adr[5:0] = last_out_blk_flg ? last_rd_adr : OUT_RS_rd_addr[5:0];  
autodef后提示：
// Unresolved define signals here
unresolved OUT_RS_rd_addr;

2.还有这种1bit的也会提示
assign bytin_cnt_clear = bytin_cnt_en && (bytin_cnt==6'd54);   

类似的还有很多，reg都可以autodef，wire的好多不行。附上源文件。

另外还有几个问题：
1.这种automatic.vim大家有没有见过别的版本，我很久以前有用过很相似的，比如autoinst用命令AD实现，
  autoinst用ASP实现，记得那个版本的AD很好用呢，当然现在我找不到了
2.楼主还在更新吗？
3.楼主的邮件哪里能找到？