在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: zhangguo1286

[原创] vim auto script for verilog & RtlTree - (like Emacs, Verdi)

[复制链接]
发表于 2021-11-19 00:24:11 | 显示全部楼层


caicaijiajia 发表于 2021-10-22 11:54
有人能帮我看看这样的代码为什么不能autodef吗?举两个例子
1.
assign OUT_RS_rd_addr[5:0] = rsout_cnt_1d ...


正好看见了,那我就说两句。1. 快捷键不影响使用,可以自己在automatic.vim里面配置,你想配成AD就是AD,你想配其他的就是其他的,作者现在在配置是用的Shift+F3 Sfhit+F4这种的快捷键。
2.楼主应该没在更新了暂时?反正没看见在vimorg或者这边更新,不过楼主还在这边活跃的,你点进他这边的主页就能看见
3.楼主的邮件嘛。。你去vim.org那边看看作者的资料,里面有。。具体我就不在这边给了。automatic for Verilog & RtlTree - Automatic generator for Verilog HDL (upgraded) & RtlTree : vim online
发表于 2021-11-23 09:26:02 | 显示全部楼层
thanks
发表于 2022-10-26 15:45:52 | 显示全部楼层
有人知道不在同一个目录要在endmodule后写搜索路径的格式是什么吗?好久没用,不知道怎么弄了
发表于 2022-10-27 09:55:58 | 显示全部楼层
这个有完整的使用说明文档吗?
发表于 2023-4-4 10:57:35 | 显示全部楼层
good!
发表于 2023-4-9 13:58:08 | 显示全部楼层
感謝分享 3Q
发表于 2023-4-16 13:47:55 | 显示全部楼层


zhangguo1286 发表于 2017-1-1 14:28
Date: 2017-01-01 upload.

UPDATE:


为啥使用脚本内部的某些信号识别不出来 ?
 楼主| 发表于 2023-4-17 09:04:39 | 显示全部楼层


zhang861616 发表于 2023-4-16 13:47
为啥使用脚本内部的某些信号识别不出来 ?


verilog语法写法太多,可能某些写法确实没有照顾到。只有尽量让verilog写法简单一点。
发表于 2023-7-13 17:30:12 | 显示全部楼层
谢谢了!找了很久!!
发表于 2023-11-15 05:07:57 | 显示全部楼层
Thanks!!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 14:50 , Processed in 0.036008 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表