在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
(Kluwer) Writing Testbenches--Functional Verification of HDL Models  ...234 hzmhhp0421 2008-1-10 3611358 guiwn 2014-8-23 16:41
[资料] (经典讲解)静态时序分析与逻辑设计  ...23 dkyi 2011-9-22 275878 rogerswei 2014-8-23 13:56
The Verilog Golden Reference Guide tcyhx 2009-8-26 37127 chenzhongzi 2014-8-23 12:59
[下载]新型工具magma简介  ...2345 xkager 2005-11-17 409939 zrzf23 2014-8-23 08:38
[求助] 求Synplify DSP 2009.03或2009.06 软件和破解  ...2 wangjolene 2010-7-16 116045 snowtears 2014-8-22 23:02
[资料] 【VCS】自己搜集的一些VCS的资料,和大家分享 清扬如昀 2011-3-29 55946 search_explore 2014-8-22 14:49
[资料] vcs 2006 年实验室文件和对应的pdf  ...2 yongjiefan 2010-9-15 195058 search_explore 2014-8-22 14:44
[资料] Synopsys VCS 培训资料  ...2 moonyue411 2010-2-2 165916 search_explore 2014-8-22 14:39
我也来上传个vcs的小教程  ...23456 pipabean 2007-3-7 5811893 search_explore 2014-8-22 14:33
关于VCS的使用教程  ...2345 kordy 2008-3-1 419521 search_explore 2014-8-22 14:27
好东西 vcsDC资料  ...234 whentaoshu 2007-7-9 337547 search_explore 2014-8-22 14:17
[资料] VCS指导,软件入门教程  ...234 skyltlt 2012-3-23 326833 search_explore 2014-8-22 13:35
[求助] 求助,新手关于synplify里的RTL视图 wsdsw614825303 2014-8-18 32139 wsdsw614825303 2014-8-22 02:58
Verilog HDL Coding: Semiconductor Reuse Standard  ...23 icnova 2007-6-4 218443 lihongpengtd 2014-8-21 21:20
[资料] FPGA设计中关键问题的研究 052021502 2011-9-24 41729 回忆那美 2014-8-21 20:11
[求助] 求Synplify Premier (Synplify FPGA): I-2013.09-1 southernduck 2014-8-21 01744 southernduck 2014-8-21 19:23
FPGA设计中关键问题的研究 violetee 2009-6-13 31712 jsls0701 2014-8-21 15:49
[资料] 成功解决FPGA设计时序问题的三大要点  ...23 superlong 2010-6-10 275345 jsls0701 2014-8-21 15:46
[资料] FPGA面试问答  ...23 yang050702 2010-7-22 294324 jsls0701 2014-8-21 15:42
[资料] FPGA设计中的基本问题  ...23 cleocss 2010-2-4 274167 jsls0701 2014-8-21 15:40
[资料] 解决FPGA电路设计中的毛刺问题  ...23456..8 deaddy 2009-12-24 7614139 jsls0701 2014-8-21 15:39
FPGA设计毛刺问题研究  ...23 wuchenxiang 2009-1-7 235477 jsls0701 2014-8-21 15:33
FPGA面积、速度、功耗等方面的相互制约问题  ...23 today_nothing 2009-1-8 276682 jsls0701 2014-8-21 15:31
[转贴] 关于Xilinx FPGA的一些精华问题  ...2 jingshuizhuxin 2010-12-13 103963 jsls0701 2014-8-21 15:30
基于FPGA的控制:数百万个供您遣用的晶体管(常见问题).pdf jxyjslf 2008-3-26 31773 hufeng1029 2014-8-21 14:47
[资料] FPGA内部时钟处理的常见设计方法  ...23 eetfmt 2010-9-1 235563 hufeng1029 2014-8-21 14:46
[资料] FPGA CPLD中常见模块设计 272371972 2010-4-18 52052 jsls0701 2014-8-21 14:42
FPGA CPLD中常见模块设计  ...2 zzalber 2008-12-10 113556 jsls0701 2014-8-21 14:38
fpga常见问题集锦 frankshan 2009-4-9 31861 jsls0701 2014-8-21 14:35
FPGA内部时钟处理的常见设计方法  ...23 greenfaith 2009-8-12 224866 jsls0701 2014-8-21 14:32
[求助] vhdl wyb3360132 2014-8-21 01475 wyb3360132 2014-8-21 14:12
[资料] 超大规模集成电路中基于OCV的时序收敛方法  ...2 littlechip 2011-2-19 147000 gxlaiymm 2014-8-21 10:06
[资料] modelsim视频教程---中文  ...23456..8 fei_yang 2011-4-22 7214480 dfsmile 2014-8-21 09:53
[求助] 在写verilog 时底层模块也要一个一个的写吗 zzl2010110 2014-8-16 22338 wsdsw614825303 2014-8-20 20:54
[原创] 8位CPU mengsuixindong 2014-8-18 12012 dcircuit 2014-8-20 19:39
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-15 05:16 , Processed in 0.048525 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块