高速异步FIFO的实现vs基于Verilog HDL语言的32X8 FIFO设计

radiantls · 发表于 2007-6-21 20:57:23

楼主值得尊重！

tmwtmwtt · 发表于 2007-6-22 10:34:47

好东西，楼主辛苦了

gougoudragon · 发表于 2007-6-25 13:06:44

只有文档，没有代码啊

wubaishan · 发表于 2007-7-14 15:16:38

一下一回复，呵呵
ru ci zheng ce ,zen neng bu shui?

adaiqq · 发表于 2007-7-15 21:05:51

基于Verilog HDL语言的32X8 FIFO设计文献中作者讲道：本文应用的交替读写机制使得32X8FIFO具有可以同时读写的能力，即对一个存储器读操作的同时可以对另一个存储器写操作；对一个存储器写操作的同时可以对另一个存储器读操作。
我想请问是不是每一次的写都是交替进行?如果是这样，那么每一次的读对应肯定是交替进行的。
这种读写机制如何解决这样的情况，一开始连续的写数据，假如双体存储器命名为 A和B，先写A，再写B ，然后又写A ，当我们连续性写操作又回到A时，此时刚好要开始读第一个数据，第一个数据在A当中，此时的读和写是针对同一个存储器的，如何解决这个问题？

文献《基于Verilog HDL语言的32X8 FIFOThe Design of 32X8 FIFO Based on Verilog HDL设计》中有一张 “图3 32X8 FIFO Data Path结构框图”，图中有一个关于FIFO CNTRL 模块的设计，他到底是如何设计的，仅仅是控制读写的奇偶吗？上述的冲突问题它是如何考虑的呢？
如果不能真正解决这个问题，岂不是成了“伪”同时读写了吗？
请高手们帮忙解决一下，你的举手之劳，对我很重要。

blackcat4698 · 发表于 2007-7-16 20:44:28

好东西啊1！我想要了很久拉

raul_777_h · 发表于 2007-7-19 13:21:21

tai hao le ,good 3x!

zea505 · 发表于 2007-7-19 13:29:58

great stuff!
thanks a lot

zfaaqq · 发表于 2007-8-8 16:40:25

好东西啊啊，谢谢了

asml12345 · 发表于 2007-8-17 16:54:30

good,,,

高速异步FIFO的实现vs基于Verilog HDL语言的32X8 FIFO设计

请教楼主一个细节问题，关于读写冲突的

高速异步FIFO的实现vs基于Verilog HDL语言的32X8 FIFO设计

站长推荐 /2