设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 高速异步FIFO的实现vs基于Verilog HDL语言的32X8 FIFO设 ...

1 ... 3 4 5 6 789 10 11 12 ... 20 / 20 页下一页

返回列表发新帖

楼主: phoenix1981

高速异步FIFO的实现vs基于Verilog HDL语言的32X8 FIFO设计

发表于 2007-11-13 15:32:22 | 显示全部楼层

太好了，感谢！

回复支持反对

使用道具举报

发表于 2007-11-25 11:26:46 | 显示全部楼层

貌似不是很好噢

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2007-11-27 22:47:14 | 显示全部楼层

恩，看一看，谢谢楼主

回复支持反对

使用道具举报

发表于 2007-12-4 12:40:12 | 显示全部楼层

感謝你的分享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2007-12-5 20:25:22 | 显示全部楼层

下的人好多啊

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2007-12-12 05:03:37 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2007-12-13 14:04:25 | 显示全部楼层

kankan!

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2007-12-16 01:49:10 | 显示全部楼层

没钱了，所以支持一下哈哈

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2007-12-19 14:40:49 | 显示全部楼层

THANKS!

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2007-12-19 14:58:52 | 显示全部楼层

好,看看先!

回复支持反对

使用道具举报

1 ... 3 4 5 6 789 10 11 12 ... 20 / 20 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-12 08:27 , Processed in 0.016065 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表