设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 高速异步FIFO的实现vs基于Verilog HDL语言的32X8 FIFO设 ...

1 ... 7 8 9 101112 13 14 15 ... 20 / 20 页下一页

发新帖

楼主: phoenix1981

高速异步FIFO的实现vs基于Verilog HDL语言的32X8 FIFO设计

发表于 2008-11-11 22:04:20 | 显示全部楼层

好东西，楼主辛苦了

回复支持反对

发表于 2008-11-11 22:09:45 | 显示全部楼层

thanks

回复支持反对

发表于 2008-11-11 23:33:37 | 显示全部楼层

thanks

回复支持反对

发表于 2008-11-28 13:51:20 | 显示全部楼层

Thanks.

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2008-11-28 21:02:30 | 显示全部楼层

谢谢。。。。。

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2008-11-28 21:11:32 | 显示全部楼层

谢谢。。。。。。

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2008-12-6 15:47:09 | 显示全部楼层

不错啊

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2008-12-7 21:51:57 | 显示全部楼层

顶了看看先

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2008-12-16 15:34:10 | 显示全部楼层

thanks for your sharing

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2008-12-18 10:27:34 | 显示全部楼层

正要用

回复支持反对

1 ... 7 8 9 101112 13 14 15 ... 20 / 20 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-5-19 02:39 , Processed in 0.026924 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表