在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2169|回复: 7

基于Verilog HDL的高速可综合FSM设计

[复制链接]
发表于 2008-12-28 20:04:55 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
基于Verilog HDL的高速可综合FSM设计。

基于Verilog HDL的高速可综合FSM设计.pdf

226.8 KB, 下载次数: 89 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2009-1-30 13:06:13 | 显示全部楼层
Very good it is.
发表于 2009-4-14 20:38:19 | 显示全部楼层

ding

ding xia    xialai kankan
发表于 2011-3-30 09:34:53 | 显示全部楼层
多系了。
发表于 2013-9-15 18:28:52 | 显示全部楼层
灰常感谢
发表于 2014-8-26 15:43:50 | 显示全部楼层
谢谢楼主分享。。。
发表于 2014-8-26 18:37:57 | 显示全部楼层
很好,谢谢楼主分享!!!
发表于 2014-8-30 16:33:13 | 显示全部楼层
谢谢分享~~~~~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-19 07:12 , Processed in 0.022255 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表