在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] Die Revision mzz007 2018-6-12 01991 mzz007 2018-6-12 11:04
[求助] Verilog数字VLSI设计教程光盘内容 勇敢的小牛 2018-6-12 02154 勇敢的小牛 2018-6-12 09:11
[转贴] Altera的license破解器6.0-9.1大全(包括Quartus II+NIOS II+DSP Builder)  ...23456..32 suns 2009-11-16 31266327 zieen 2018-6-12 00:10
FPGA器件的仿真验证_设计约束_时序分析与状态机设计技巧  ...23456..16 amin2008 2008-6-21 15927171 iNostory 2018-6-11 20:47
将ABEL语言改写为VHDL(Cypress) hryancool 2006-12-10 24688 sdc 2018-6-11 16:47
[资料] GCNMOS结构电源和地之间的ESD保护电路设计  ...2 zjl840928 2011-9-1 167356 cisse 2018-6-11 16:43
FPGA调试工具chipscope/静态时序分析与逻辑设计  ...23456..12 dragonking 2008-6-29 11423765 honglin23 2018-6-10 10:50
[原创] EDA for IC System Design, Verification, and Testing  ...2 h9f3 2017-10-23 175596 quhuaibo 2018-6-10 08:39
Cadence Verilog 培训教材  ...23 jacocobi 2008-7-14 249942 ipex 2018-6-9 20:20
[资料] Verilog寄存器传输级培训资料  ...2 pwy122 2011-9-9 115058 opqfeixue122 2018-6-9 14:25
[原创] Aldec Active-HDL 10.1-10.3 worked medicine for LOW price. zxw227ekat 2017-12-4 63677 雪鹰 2018-6-8 23:24
[奥本海姆]数字信号处理(第二版)  ...23456 ad1122 2007-4-9 5119133 shuorenqi 2018-6-8 23:16
Programmable Logic Design Quick Start Guide sqwang1983 2008-9-19 36586 cikulangsat 2018-6-8 22:30
[资料] NETFPGA tengzhaoyu 2016-6-29 12563 mangotango 2018-6-7 21:34
[原创] 可替换xilinx定制的同步fifo,用于asic设计  ...2 周建伟 2014-2-21 124861 iNostory 2018-6-7 17:47
[原创] Verilog HDL 倒计时器程序  ...2 fuwenjun 2009-12-29 148427 iNostory 2018-6-7 11:48
[求助] 那有CHROMA RESAMPLER XLINUX IP license oibioice 2015-6-8 22463 z6457658f 2018-6-6 20:05
根据Dc_compiler的User_guide里面的例子与教程[方便懒人]  ...23 orangercat 2009-10-12 268144 echo123 2018-6-6 16:33
[资料] 精彩好书:Synthesizable VHDL Design for FPGAs  ...2 3082703297 2018-5-26 104276 jimcmwang 2018-6-6 15:49
mif文件生成 renninger1 2009-5-23 93800 xingye777 2018-6-6 10:04
[超级经典]Detection, Estimation, and Modulation Theory Part I  ...2 yingxionga 2007-4-2 135017 zxcsdfert 2018-6-5 22:06
[资料] Nios ii 软件调试技巧  ...2 wwt142857 2010-8-11 195931 iNostory 2018-6-5 18:38
FPGA调试工具chipscope (中文教程)  ...23456..37 sqwang1983 2008-9-19 36561512 iNostory 2018-6-5 18:01
[原创] How to upload prabakaran_4321 2018-5-31 12573 besarkecil 2018-6-5 11:52
[原创] Design and Verification prabakaran_4321 2018-5-31 21846 besarkecil 2018-6-5 11:49
Verilog代码美化工具  ...23456..7 hsdy 2008-4-9 6417136 guoweituo 2018-6-4 21:51
[资料] [systemC ebook]Quality-Driven SystemC Design  ...2 悉你 2010-11-13 175062 xphoenix 2018-6-4 17:53
[ebook] SystemC Methodologies and Applications  ...23456..14 tman001 2008-6-8 13626268 xphoenix 2018-6-4 17:51
[求助] 缺失 libQtSolutions_MotifExtensions-2.7.so.1问题 - [悬赏 50 信元资产] chenlidong 2018-6-4 02681 chenlidong 2018-6-4 11:53
[资料] 基于virtex-6的microblaze开发流程  ...2 urchinmxz 2014-7-1 154549 owesun 2018-6-3 22:57
[资料] PHYSICAL UNCLONABLE FUNCTIONS AND PUBLIC-KEY CRYPTO FOR FPGA IP jasonpeng 2011-1-15 47982 gubels 2018-6-3 13:55
Physical compiler training ( PR, timing closure,....); about 100 pages!!!!  ...23456..11 ichliebewr 2006-8-24 10422438 gubels 2018-6-3 13:44
[求助] dc时编译不出延时 xiaozh 2018-6-2 01587 xiaozh 2018-6-2 15:58
[原创] 【华为_大规模逻辑设计指导书】,FPGA设计中的一些经典问题,有很多实例讲解  ...23456..10 edta2009 2012-4-25 9622154 求学的萤火虫 2018-6-2 13:57
[资料] Clock Gating Flow  ...23 hycan 2013-1-17 247387 求学的萤火虫 2018-6-2 12:17
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-26 04:13 , Processed in 0.053735 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块