EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计资料(IC前端|FPGA|ASIC)

数字IC设计资料(IC前端|FPGA|ASIC) 今日: 0|主题: 26588|排名: 9

版主: dlb05061131, xinu2009, buley, pengyongche, tangyutao

1 ... 265 266 267 268269270 271 272 ... 760 / 760 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[资料] 使用Timequest约束和分析源同步电路	hfyfpga 2013-8-24	52263	林缘 2018-6-16 22:06
Timing Groups and OFFSET Constraints ...2	wangxu2200 2006-10-20	107253	satyaneos 2018-6-16 01:12
电子设计人员必会的技能(如何用好示波器) ...2 3 4 5 6..9	luxiaolu 2006-9-20	8323746	xieerman1 2018-6-15 15:07
[资料] 逻辑设计理论新书 ...2 3	kong2008 2010-3-31	207216	Ralphjh 2018-6-15 14:59
[求助] Tessent ATPG Simulation Mismatch Debug	risccpu 2015-9-4	44027	xdxy0531 2018-6-14 11:00
ADS Schematic Capture and Layout ...2 3	downloadrob 2008-12-16	269622	hypear 2018-6-13 21:39
[资料] wave VCD Viewer ...2 3	xiaojj2005 2010-3-6	2811551	meek 2018-6-13 16:49
Magic版图设计教程 ...2	ninimax 2005-4-30	168141	okguy 2018-6-13 03:02
基于fpga电子秒表设计	nieccyyy 2008-12-11	43020	1937cuicuicui23 2018-6-12 16:07
[转贴] 发个资料吧《使用TIMEQUEST进行简单粗糙的约束》	guantouren 2011-11-10	64716	iNostory 2018-6-12 13:25
Microelectronic Devices and Circuits(mit) ...2 3	gdarboux 2007-1-2	288180	quhuaibo 2018-6-12 12:23
[求助] Die Revision	mzz007 2018-6-12	01948	mzz007 2018-6-12 11:04
[求助] Verilog数字VLSI设计教程光盘内容	勇敢的小牛 2018-6-12	02116	勇敢的小牛 2018-6-12 09:11
[转贴] Altera的license破解器6.0-9.1大全（包括Quartus II+NIOS II+DSP Builder） ...2 3 4 5 6..32	suns 2009-11-16	31265439	zieen 2018-6-12 00:10
FPGA器件的仿真验证_设计约束_时序分析与状态机设计技巧 ...2 3 4 5 6..16	amin2008 2008-6-21	15926822	iNostory 2018-6-11 20:47
将ABEL语言改写为VHDL(Cypress)	hryancool 2006-12-10	24624	sdc 2018-6-11 16:47
[资料] GCNMOS结构电源和地之间的ESD保护电路设计 ...2	zjl840928 2011-9-1	167160	cisse 2018-6-11 16:43
FPGA调试工具chipscope/静态时序分析与逻辑设计 ...2 3 4 5 6..12	dragonking 2008-6-29	11423441	honglin23 2018-6-10 10:50
[原创] EDA for IC System Design, Verification, and Testing ...2	h9f3 2017-10-23	175500	quhuaibo 2018-6-10 08:39
Cadence Verilog 培训教材 ...2 3	jacocobi 2008-7-14	249763	ipex 2018-6-9 20:20
[资料] Verilog寄存器传输级培训资料 ...2	pwy122 2011-9-9	114958	opqfeixue122 2018-6-9 14:25
[原创] Aldec Active-HDL 10.1-10.3 worked medicine for LOW price.	zxw227ekat 2017-12-4	63639	雪鹰 2018-6-8 23:24
[奥本海姆]数字信号处理(第二版) ...2 3 4 5 6	ad1122 2007-4-9	5118799	shuorenqi 2018-6-8 23:16
Programmable Logic Design Quick Start Guide	sqwang1983 2008-9-19	36536	cikulangsat 2018-6-8 22:30
[资料] NETFPGA	tengzhaoyu 2016-6-29	12514	mangotango 2018-6-7 21:34
[原创] 可替换xilinx定制的同步fifo，用于asic设计 ...2	周建伟 2014-2-21	124774	iNostory 2018-6-7 17:47
[原创] Verilog HDL 倒计时器程序 ...2	fuwenjun 2009-12-29	148303	iNostory 2018-6-7 11:48
[求助] 那有CHROMA RESAMPLER XLINUX IP license	oibioice 2015-6-8	22406	z6457658f 2018-6-6 20:05
根据Dc_compiler的User_guide里面的例子与教程[方便懒人] ...2 3	orangercat 2009-10-12	268034	echo123 2018-6-6 16:33
[资料] 精彩好书：Synthesizable VHDL Design for FPGAs ...2	3082703297 2018-5-26	104158	jimcmwang 2018-6-6 15:49
mif文件生成	renninger1 2009-5-23	93721	xingye777 2018-6-6 10:04
[超级经典]Detection, Estimation, and Modulation Theory Part I ...2	yingxionga 2007-4-2	134904	zxcsdfert 2018-6-5 22:06
[资料] Nios ii 软件调试技巧 ...2	wwt142857 2010-8-11	195788	iNostory 2018-6-5 18:38
FPGA调试工具chipscope （中文教程） ...2 3 4 5 6..37	sqwang1983 2008-9-19	36560538	iNostory 2018-6-5 18:01
[原创] How to upload	prabakaran_4321 2018-5-31	12538	besarkecil 2018-6-5 11:52

1 ... 265 266 267 268269270 271 272 ... 760 / 760 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计资料(IC前端|FPGA|ASIC) 今日: 0|主题: 26588|排名: 9

快速发帖

浏览过的版块

站长推荐 /1