EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› Analog Layout（版图）› Layout讨论区

Layout讨论区今日: 3 |主题: 13337|排名: 10

版主: snk88, mickey1999, jian1712, lixiaojun707, cxl666

1 ... 309 310 311 312313314 315 316 ... 382 / 382 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] GSMC18工艺跑PEX出错	ycwake 2017-7-12	03006	ycwake 2017-7-12 16:11
[求助] skill中怎么去掉list中的重复项？	戴上面具做人 2017-7-9	22747	戴上面具做人 2017-7-12 09:37
[求助] CADENCE在导入gds的时候，怎样才算导完了？	大江南北 2014-2-10	66504	569038754 2017-7-11 20:59
[求助] MOS管匹配是AABB好，还是ABBA好	青青。子衿 2017-5-30	94784	故园入梦 2017-7-11 16:04
[求助] multipart path创建的guardring 中的孔不在格点上，是什么原因？	wangboxxf 2017-7-11	22833	wangboxxf 2017-7-11 15:58
[其它] 我写了一个添加大数量contact的skill代码，得到的Contact参数有错误，求大神指点。	蒹葭苍苍 2017-7-11	02649	蒹葭苍苍 2017-7-11 11:33
[求助] Virtuoso画版图，各层次说明 ...2	322512lu 2015-1-13	1713551	你的微笑 2017-7-10 22:42
[求助] 请问大神们，我是virtuoso，在一个layout中如何引用另外的一个layout ...2 3 4 5	sys0613 2017-7-6	4717495	sys0613 2017-7-10 17:27
[求助] skill高手进	cupand 2017-7-8	12602	hccaiwh 2017-7-10 10:56
[求助] 芯片tape out出来后size扩大了200um	minglaihe 2017-7-6	84413	peterlin2010 2017-7-8 08:08
[求助] 关于CDF的参数设置问题	茶清味 2017-7-6	76236	茶清味 2017-7-7 16:49
[招聘] 求助：layout在lvs中能pass，在pex不能pass。 SMIC - [已解决]	buckaroo 2013-11-11	65737	lightcoming 2017-7-7 10:46
[求助] 求大神详细的介绍一下	13160600223 2017-7-6	32023	13160600223 2017-7-7 09:01
[求助] IC 615 光盘如何安装	bridgepons 2017-6-17	31704	qxjwzl 2017-7-7 06:50
[求助] skill入门	marsveda 2017-6-21	12352	dpiyssr 2017-7-6 16:42
[求助] IC51 修改格点到0.5nm ...2	roro_mm 2017-7-4	125484	roro_mm 2017-7-6 14:25
[求助] virtuoso&的问题 ...2	千篇一律 2017-7-3	116746	kevin_l 2017-7-6 08:41
[求助] lvs flat ,layout flat run lvs 有什么区别。	603012358 2017-7-5	22696	kevin_l 2017-7-5 16:24
[求助] 请教各位，如何将下图中的　PAD ＥSD DIODE 连接到电源？	IR888 2017-6-30	73852	IR888 2017-7-5 08:45
[求助] win10怎么装cadence？求教	Lulu修 2016-7-29	76114	Admic 2017-7-4 20:10
[求助] 关于UMC软连接 ...2	apple001 2013-6-19	1312501	seven77 2017-7-4 13:20
[讨论] 哪位前辈能不能指点下，版图上为什么栅上不能走金属，以及什么加虚设？	M.S.Liao 2017-7-1	32531	飞啊飞2 2017-7-3 15:51
[原创] Rve打开svdb的窗口不显示virtual connect net的warning	Snowy2016 2017-6-29	43390	anna83 2017-7-3 15:44
[讨论] 刚开始接触61，挺新颖的界面	夏雨123 2017-6-22	73451	hccaiwh 2017-7-3 11:43
[求助] 请问为什么给宽铝挖槽，结果产生了一些offgrid的DRC错误？	limonstone2012 2014-4-17	84733	Desingman 2017-7-1 15:43
[求助] 大神们帮帮忙，drc错误	飞啊飞2 2017-6-26	61924	账户已登录 2017-6-29 15:15
[求助] 删除隐藏文件报Device or resource busy ，删不掉	daiyuerong 2017-6-29	22322	daiyuerong 2017-6-29 13:51
[原创] Cadence IC616 layout 问题	IR888 2017-5-13	62623	茶清味 2017-6-28 14:40
[原创] 提取寄生电感	dust1709 2017-6-28	13103	dust1709 2017-6-28 11:29
[原创] MOS电容走线的时候是不是要宽一点？ - [悬赏 100 信元资产] ...2	istart_2002 2017-6-22	187322	ghost_in 2017-6-27 16:17
[求助] PEX提取寄生参数时电阻数目变多了	xhfwithe 2017-6-27	23398	Snowy2016 2017-6-27 15:40
[原创] 请指教，这个是什么管子？？	Beierleier 2017-5-27	52504	hccaiwh 2017-6-27 14:38
[求助] cadence中高速差分线如何把拐角统一改成弧线？ ...2	如是我闻 2016-5-14	1513213	hccaiwh 2017-6-26 14:38
[求助] 求cadence大神帮忙看一下TF文件的VIA的定义问题	andyseu 2017-6-21	43833	keenkeen 2017-6-23 19:19
[求助] 求 skill 实现 via 缩小这个功能的程序 - [悬赏 200 信元资产] ...2	lindychen 2016-12-6	148133	苏沐 2017-6-23 16:52

1 ... 309 310 311 312313314 315 316 ... 382 / 382 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

Layout讨论区今日: 3 |主题: 13337|排名: 10

快速发帖

浏览过的版块

站长推荐 /3

Layout讨论区 今日: 3 |主题: 13337|排名: 10

快速发帖

浏览过的版块

站长推荐 /3

Layout讨论区今日: 3 |主题: 13337|排名: 10