在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (452) |订阅

Layout讨论区 今日: 2 |主题: 12224|排名: 11 

[原创] 标准单元K库,寻求帮助 snakkewang 2017-7-12 22256 snakkewang 2017-7-12 16:55
[求助] GSMC18工艺电感使用问题 attach_img ycwake 2017-7-12 01409 ycwake 2017-7-12 16:18
[求助] GSMC18工艺跑PEX出错 attach_img ycwake 2017-7-12 02583 ycwake 2017-7-12 16:11
[求助] skill中怎么去掉list中的重复项? 戴上面具做人 2017-7-9 22256 戴上面具做人 2017-7-12 09:37
[求助] CADENCE在导入gds的时候,怎样才算导完了? 大江南北 2014-2-10 65851 569038754 2017-7-11 20:59
[求助] MOS管匹配是AABB好,还是ABBA好 青青。子衿 2017-5-30 94251 故园入梦 2017-7-11 16:04
[求助] multipart path创建的guardring 中的孔不在格点上,是什么原因? wangboxxf 2017-7-11 22440 wangboxxf 2017-7-11 15:58
[其它] 我写了一个添加大数量contact的skill代码,得到的Contact参数有错误,求大神指点。 蒹葭苍苍 2017-7-11 02244 蒹葭苍苍 2017-7-11 11:33
[求助] Virtuoso画版图,各层次说明  ...2 322512lu 2015-1-13 1711652 你的微笑 2017-7-10 22:42
[求助] 请问大神们,我是virtuoso,在一个layout中如何引用另外的一个layout attach_img  ...2345 sys0613 2017-7-6 4713707 sys0613 2017-7-10 17:27
[求助] skill高手进 cupand 2017-7-8 12236 hccaiwh 2017-7-10 10:56
[求助] 芯片tape out出来后size扩大了200um attach_img minglaihe 2017-7-6 83683 peterlin2010 2017-7-8 08:08
[求助] 关于CDF的参数设置问题 茶清味 2017-7-6 75539 茶清味 2017-7-7 16:49
悬赏 [招聘] 求助:layout在lvs中能pass,在pex不能pass。 SMIC - [已解决] buckaroo 2013-11-11 65053 lightcoming 2017-7-7 10:46
[求助] 求大神详细的介绍一下 attach_img 13160600223 2017-7-6 31621 13160600223 2017-7-7 09:01
[求助] IC 615 光盘如何安装 attach_img bridgepons 2017-6-17 31364 qxjwzl 2017-7-7 06:50
[求助] skill入门 marsveda 2017-6-21 11890 dpiyssr 2017-7-6 16:42
[求助] IC51 修改格点到0.5nm  ...2 roro_mm 2017-7-4 124330 roro_mm 2017-7-6 14:25
[求助] virtuoso&的问题  ...2 千篇一律 2017-7-3 115266 kevin_l 2017-7-6 08:41
[求助] lvs flat ,layout flat run lvs 有什么区别。 603012358 2017-7-5 22238 kevin_l 2017-7-5 16:24
[求助] 请教各位,如何将下图中的 PAD ESD DIODE 连接到电源? attach_img IR888 2017-6-30 73351 IR888 2017-7-5 08:45
[求助] win10怎么装cadence?求教 Lulu修 2016-7-29 75244 Admic 2017-7-4 20:10
[求助] 关于UMC软连接  ...2 apple001 2013-6-19 1310374 seven77 2017-7-4 13:20
[讨论] 哪位前辈能不能指点下,版图上为什么栅上不能走金属,以及什么加虚设? M.S.Liao 2017-7-1 32185 飞啊飞2 2017-7-3 15:51
[原创] Rve打开svdb的窗口不显示virtual connect net的warning Snowy2016 2017-6-29 42871 anna83 2017-7-3 15:44
[讨论] 刚开始接触61,挺新颖的界面 夏雨123 2017-6-22 72783 hccaiwh 2017-7-3 11:43
[求助] 请问为什么给宽铝挖槽,结果产生了一些offgrid的DRC错误? limonstone2012 2014-4-17 84366 Desingman 2017-7-1 15:43
[求助] 大神们帮帮忙,drc错误 attach_img 飞啊飞2 2017-6-26 61729 账户已登录 2017-6-29 15:15
[求助] 删除隐藏文件报Device or resource busy ,删不掉 daiyuerong 2017-6-29 21989 daiyuerong 2017-6-29 13:51
[原创] Cadence IC616 layout 问题 IR888 2017-5-13 62159 茶清味 2017-6-28 14:40
[原创] 提取寄生电感 dust1709 2017-6-28 12468 dust1709 2017-6-28 11:29
悬赏 [原创] MOS电容走线的时候是不是要宽一点? - [悬赏 100 信元资产] attachment  ...2 istart_2002 2017-6-22 186019 ghost_in 2017-6-27 16:17
[求助] PEX提取寄生参数时电阻数目变多了 xhfwithe 2017-6-27 22925 Snowy2016 2017-6-27 15:40
[原创] 请指教,这个是什么管子?? attach_img Beierleier 2017-5-27 52079 hccaiwh 2017-6-27 14:38
[求助] cadence中高速差分线如何把拐角统一改成弧线?  ...2 如是我闻 2016-5-14 1510709 hccaiwh 2017-6-26 14:38
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 13:29 , Processed in 0.030590 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块