在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (493) |订阅

Layout讨论区 今日: 3 |主题: 13092|排名: 5 

[求助] 请教一下:关于串电阻解latch up的问题 attach_img suesuxin 2023-6-14 42263 bing_bing 2023-12-26 18:18
[求助] 这个是咋工作的呢?请赐教 attach_img suesuxin 2023-12-19 82085 bing_bing 2023-12-26 17:01
[讨论] Hierarchical和Flat的区别是啥? xiao_sd 2023-12-14 52000 skahill 2023-12-26 15:10
[解决] GDS 导入时候的MAP文件是什么格式?  ...2 sdfiyrwe 2015-12-8 1012079 heronumber1 2023-12-26 15:07
[求助] TSMC18的DNW与NWELL attach_img 小tutu 2023-12-22 92118 小tutu 2023-12-26 14:50
[求助] CDB转OA有warning attach_img 这个包子有点冷 2023-12-22 31215 Is0809 2023-12-26 14:05
[求助] LVS 不识别管子的个数和finger数 attach_img  ...2 apfel 2014-7-2 108164 heronumber1 2023-12-26 14:05
[求助] virtuoso终端怎么打开 马迪奥 2023-7-31 51872 C7cgff 2023-12-25 17:30
[求助] 用calibre抽取寄生参数时,生成的网表pin的名字怎样和schematic保持一致? 蓝色记忆 2017-11-3 65157 oridrx 2023-12-25 17:12
[求助] 为什么有些电路中的功率管只用N管,而有的用了P管和N管?  ...2 hunk4321 2012-4-25 1717820 Jinwenyu 2023-12-25 16:07
[求助] 电流镜几十个管子匹配问题 attach_img  ...2 雷LING 2020-4-7 1911048 shRuan 2023-12-25 15:56
[求助] 为什么layout看不到无源器件版图 attach_img xunyicao_ 2023-8-13 21665 C7cgff 2023-12-25 15:40
[求助] GDS生成电路 撒撒 2023-12-22 11396 TanChengxin 2023-12-25 15:18
[求助] 找合作 大头鑫 2023-12-15 21635 大头鑫 2023-12-25 09:07
[求助] caliber中的gauges是个什么概念 alex0152 2023-12-22 11162 alex0152 2023-12-25 08:40
[求助] PEX仿真成功后没有任何寄生电容和电阻生成是为什么? BUPT_Tanjikun 2023-12-23 21270 lpl_bys 2023-12-24 10:54
[求助] 仪表放大器进入非线性区 马迪奥 2023-12-23 0908 马迪奥 2023-12-23 18:24
[求助] 在layermap,tachfile中新建的layer,抽GDS时抽不出来!!!!! 新人帖 WWW@0412 2023-12-23 11277 WWW@0412 2023-12-23 18:13
[求助] 请问有大佬有低噪声运放设计的资料吗?能不能分享下啊 马迪奥 2023-12-22 11086 xdf666 2023-12-23 11:31
[求助] 源漏共用的net线不接也能过lvs? attach_img  ...2 benjude 2023-6-29 204958 Shen。 2023-12-22 16:49
[求助] 怎么快速 Flatten GDS  ...23 ZGP123456 2019-9-4 3113095 ZGP123456 2023-12-22 16:06
[求助] cadence能不能锁住版图不被移动  ...23 strong12345 2011-10-4 2616026 新手IC工程师 2023-12-22 15:41
[求助] multi-mask和multi-pattern有什么区别? 新人帖 alex0152 2023-12-8 21362 alex0152 2023-12-22 15:36
[求助] 这种情况怎么办 attach_img 氪金战士 2023-12-22 11351 氪金战士 2023-12-22 15:27
[求助] .tlef文件导入virtuoso成功后其他人用不了 新手IC工程师 2023-12-22 01213 新手IC工程师 2023-12-22 15:06
[求助] Analog layout constraints check 用什么检查 新人帖 xuelong1991 2023-12-17 41424 dreamflying61 2023-12-22 13:53
悬赏 [求助] SKILL layer 交叠处坐标提取 - [悬赏 500 信元资产] attach_img  ...2 qkyang 2023-6-26 154423 qkyang 2023-12-22 13:47
[求助] native DRC 问题  ...2 Eugen 2019-9-26 103588 C7cgff 2023-12-22 11:34
[求助] smic IO 库 high voltage tolerance 电路可已share? 新人帖 talee 2023-12-22 0885 talee 2023-12-22 07:30
[求助] virtuoso有没有把库置顶的功能啊 wangxu19950704 2023-11-22 71724 wangxu19950704 2023-12-22 01:15
[求助] 请教cadence51里align怎么操作 新人帖 llllemon 2023-12-21 01075 llllemon 2023-12-21 18:40
[原创] Virtuoso 版图小技巧2(连载中...) attachment  ...2 别画错了 2023-7-27 185520 C7cgff 2023-12-21 16:08
[求助] 用PEX生成calibreview时没有弹出calibre view setup attach_img viabrandy 2021-7-15 33078 zhaozy18 2023-12-21 15:23
[求助] LVS问题,如何滤掉电路图中的电流表 attach_img  ...2345 flyunicorn 2018-11-27 4623055 xd_HR 2023-12-21 14:59
[求助] 请教如何在做LVS时忽略analoglib里的器件 attach_img  ...23 czq1419 2017-3-1 2619159 xd_HR 2023-12-21 14:29
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-22 16:15 , Processed in 0.030764 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块