EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 后端设计› 后端讨论区

后端讨论区今日: 13 |主题: 22377|排名: 24

版主: idbi, damonzhao, Tao_Zhang, icfbicfb

1 ... 194 195 196 197198199 200 201 ... 640 / 640 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 时钟树skew评估模型	siner 2021-7-18	01497	siner 2021-7-18 21:47
[求助] Linux ELF error	seeravi007 2021-6-12	11145	seeravi007 2021-7-17 23:20
[求助] set_clock_groups	zd7890 2021-7-5	21877	电小白 2021-7-17 15:30
[求助] 萌新入职	zed99 2021-7-5	62030	zampple 2021-7-17 09:30
[求助] 求助lvs错误~关于property~	yic2000 2012-12-18	43479	i0977454522 2021-7-16 20:35
[讨论] PR时有大的MEM	xingyun666666 2021-7-15	42120	xingyun666666 2021-7-16 15:42
[求助] 前端提供的网表，里面的PIN和net并没有逻辑连接？	zd7890 2021-7-16	11360	gtfei 2021-7-16 09:47
[解决] dont touch spare cell导致的max fanout violation的修复方法	trampdada 2021-7-15	22484	trampdada 2021-7-16 09:32
[求助] setup time 和 hold time 两者之和为什么必须为正 ...2	jiazhang 2015-6-15	1711338	stupidly 2021-7-15 23:24
[求助] 求助一个关于DC综合的问题	梵高先生 2021-7-14	51499	梵高先生 2021-7-15 16:14
[求助] 为什么通常tie—high/low通常要连接到tie cell上呢？	0417多音字 2021-7-15	21953	OLED721 2021-7-15 15:25
[求助] 修hold timing - [已解决]	李九阳 2021-7-13	84586	李九阳 2021-7-15 14:14
[求助] 想问一下如何debug的IRdrop不达标的原因	0417多音字 2021-7-5	21552	xingyun666666 2021-7-15 10:52
[原创] VGDS软件：版图中自动显示net的连接图形和寄生电容	houjs 2021-7-14	12211	dcircuit 2021-7-14 20:43
[讨论] l2latch timing一般都是Multy-cycle path	xingyun666666 2021-7-13	31482	ime 2021-7-14 19:02
[求助] redhawk	zd7890 2021-7-6	12428	OLED721 2021-7-14 17:34
[讨论] 关于芯片面积的计算 ...2	dreamylife 2011-10-31	1113790	trampdada 2021-7-14 17:28
[求助] macro的摆放	sunjing628 2021-7-13	32029	OLED721 2021-7-14 17:25
[求助] ict转itf	李老三 2021-7-14	11956	firewolf223 2021-7-14 17:17
[讨论] 开个帖子，大家任何关于CTS长tree以及CTS相关的问题	xingyun666666 2021-7-7	92433	xingyun666666 2021-7-14 16:40
[求助] 关于IRdrop的结果	zd7890 2021-7-13	41929	OLED721 2021-7-14 15:56
[求助] memory compiler 产生rom 的verilog模型输入的code file怎么写？	swary 2015-11-9	44370	lizhibin8718 2021-7-14 15:15
[求助] redhawk	0417多音字 2021-6-25	61691	hqqq 2021-7-14 14:27
[求助] icfb运行时生成cdl的问题	foolboylei 2021-7-12	81962	FOREVER10 2021-7-14 11:07
[讨论] 关于加spare cell	xingyun666666 2021-7-13	11504	lzqxiang 2021-7-13 11:29
[求助] QRC寄生参数提取求助	hnaywan 2021-7-13	01052	hnaywan 2021-7-13 11:06
[求助] siliconsmart R-char SRAM时出现了问题	carter_jim 2021-7-13	01130	carter_jim 2021-7-13 10:03
[讨论] 组合逻辑路径长，时序比较紧的地方，工具会做一些优化增加绕线，这样的结果会加重后...	xingyun666666 2021-7-8	22024	jake 2021-7-12 23:10
[求助] 无法compile_ultra	sunjing628 2021-7-12	22470	quanqiutong 2021-7-12 16:28
[求助] 关于operating condition问题	zhucehuaqianma 2021-7-7	22006	xi8meng 2021-7-12 13:51
[原创] 晶圆级堆叠的网表自动合并软件	houjs 2021-7-8	22635	houjs 2021-7-12 09:04
[求助] siliconsmart求助	zzy2442 2021-6-3	52199	function2b 2021-7-11 14:54
[求助] virtuoso导入.v网表出的是框图，怎么才能生成门电路的样子呢	xbuilder 2021-7-9	72823	xbuilder 2021-7-11 11:21
[原创] PTPX对SoC的各个模块设置不同电压和频率进行功耗仿真	dy19870425 2020-9-30	12227	zhang861616 2021-7-10 17:11
[求助] 版图反提后，发现输入电阻大，原因是什么？如何修改	wild-mountain 2021-7-10	11681	xy20190211 2021-7-10 08:55

1 ... 194 195 196 197198199 200 201 ... 640 / 640 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

后端讨论区今日: 13 |主题: 22377|排名: 24

快速发帖

浏览过的版块

站长推荐 /1

后端讨论区 今日: 13 |主题: 22377|排名: 24

快速发帖

浏览过的版块

站长推荐 /1

后端讨论区今日: 13 |主题: 22377|排名: 24