问下， analog IP的timing model是如何生成的

icfbicfb · 发表于 2011-12-30 23:15:22

您需要登录才可以下载或查看，没有账号？注册

x

比如通过啥工具，啥仿真，啥流程做的，

有些timing path还是很重要的，比如pll ,adc ,phy IP

多谢

就是 Analog ip的 .lib 是怎么来的

arthur_wang_orz · 发表于 2011-12-30 23:22:21

提timing要求然后analog designer spice仿真，然后做Lib

zwtxj · 发表于 2011-12-30 23:29:14

应该也是使用library characterizer根据仿真来做的吧。建议查查Cadence的ELC或者Liberate有么有这种功能吧。

zp_xd · 发表于 2011-12-31 09:31:00

我试过用cadence的ELC抽取，采用smic18工艺，但是没有成功，顶版主，求帮助

陈涛 · 发表于 2011-12-31 11:22:12

接触过一些analog IP，凑巧有些IP的interface就是一个digital block，这时就可以直接从APR来生成.lib了

gaojun927 · 发表于 2011-12-31 11:48:15

一般都是根据需要去搭仿真环境，然后仿出来。因为不像数字电路那么规整，所以似乎没什么好工具可以帮忙。如果仿真环境搭好了，可以写些脚本帮助。
不过接口一般timing要求都很简单，因为尽可能让一个ip是自恰的。时序太复杂的在ip内部解决更好。

icfbicfb · 发表于 2011-12-31 17:16:36

我懂了，自己写一个得了

603038276 · 发表于 2012-8-17 00:02:21

请问给全定制的组合逻辑产生.lib 时序模型库？很急！！！很急！！！请大侠指教。

hanlei8266 · 发表于 2012-8-17 08:49:43

学习了

zakxue · 发表于 2014-7-24 23:48:13

学习了

[原创] 问下， analog IP的timing model是如何生成的