在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (98) |订阅

IC验证资料 今日: 0|主题: 3614|排名: 11 

[求助] 求书-TCL and the TK toolkit 第二版 tedazsx 2010-6-16 33380 cola588 2010-12-4 02:08
[资料] A paper for VHDL user to using systemverilog attachment pat43k 2010-2-3 62555 yanglingling406 2010-12-2 14:25
[资料] 经典IC设计面试问题11 yanzhang98 2010-11-28 12450 web_miner 2010-12-1 15:24
C alibre –DRC 與 L VS attachment  ...2 hoken 2008-5-29 166325 sokiphon 2010-11-25 17:23
[资料] 几篇关于 信号完整性 SI(Signal Integrity) 的中文期刊论文 attachment ic_qiand 2010-11-3 73167 JD.WARLOCK 2010-11-20 14:56
[求助] 求:UltraScope 软件 w98211012 2010-11-15 03085 w98211012 2010-11-15 10:32
如何使用FPGA 验证DSP核 xdbb 2007-11-21 53977 seven000 2010-11-4 13:38
[原创] can_bosh协议pdf attachment xinhai89 2010-10-29 22209 xinhai89 2010-11-3 21:05
[原创] Effective_C++\侯捷 attachment runxin218 2010-10-9 42745 gwegvlii 2010-11-1 08:32
[资料] Writing Testbenches using System Verilog attachment ic_qiand 2010-10-29 33224 ic_qiand 2010-10-30 15:05
[原创] Verificatiom_Methodology_Manual_for_System_Verilog attachment upup 2010-10-19 32531 wuyonghao 2010-10-29 14:28
[资料] 灯的控制装置系列国家标准 attachment power3 2010-3-25 35391 naladasar 2010-10-28 19:55
[求助] 哪位大侠有数模混合仿真的经验啊你能传授一下嘛? zhaopei678 2010-10-28 02130 zhaopei678 2010-10-28 08:44
[资料] 复杂数字电路与系统的verilog HDL 设计技术 attachment  ...2 gordonyjh 2010-8-3 144676 pndqc 2010-10-27 13:14
[原创] 程序员面试宝典(第二版) attachment runxin218 2010-10-9 33534 Daniel10003 2010-10-9 23:35
[资料] 经典书籍:SystemVerilog_for_Verification braplorer 2010-10-6 12557 braplorer 2010-10-6 21:58
[资料] Encounter简易教程 attachment  ...2 curylee 2010-5-21 104906 loavonve 2010-10-1 01:44
给大家推荐不错的东西!!! attachment  ...2 pkulafang 2009-10-23 104421 nslnsl 2010-9-24 09:36
Diva验证说明! attachment xjli_014 2008-6-10 73691 JJmeow 2010-9-23 11:40
[求助] : programming, data acquisition and analysis fRGGA 2010-9-20 02334 fRGGA 2010-9-20 23:39
[原创] cadence ovm maxsnail 2010-5-26 22607 chanon 2010-9-19 10:58
FPGA很有价值的27例 attachment  ...23456..11 henry1981525 2007-12-4 10820633 89274616 2010-9-17 20:58
Principles of Verifiable RTL Design.2nd.Edition attachment ajianginger 2009-8-20 83685 hyperpicc 2010-9-15 12:38
[原创] 总结使用QuartusII设置虚拟管脚的三种方法以及相关疑问 lj23ca15 2010-9-15 16282 lj23ca15 2010-9-15 10:32
VerilogHDL及其Testbench编写方法 attachment  ...2 tezhangonly 2009-5-6 154366 sheuan 2010-9-15 09:58
[原创] 关于JC-3166测试仪 pp0002 2010-9-14 14517 pp0002 2010-9-14 23:08
[资料] 求助资料电子书下载 苏苏 2010-8-10 93071 quee 2010-9-14 17:14
[资料] Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog attachment fighters850224 2010-9-11 52664 quee 2010-9-14 16:16
[资料] HDL CHIP DESIGN attachment fighters850224 2010-9-11 42376 thulihu 2010-9-14 00:04
好书:System_Verilog_for_Verification__2nd_Edition attachment u-527 2009-3-23 43342 dflower 2010-9-13 22:10
[求助] VCS 编译问题 wl1314 2010-9-10 04205 wl1314 2010-9-10 14:05
[资料] 有需要synopsys的lab的么?大部分都有!站内联系! aaaaaa111111 2010-8-30 12542 sunsunshine 2010-9-4 10:31
[资料] MATLAB 编程 attachment 菩提1212 2010-6-2 62258 cicimoor 2010-9-1 21:45
[原创] 急求ddr control的ip代码!!! frogjj 2010-8-26 02498 frogjj 2010-8-26 17:29
[资料] 求SATA IP核的源代码 memsboy 2010-8-26 010656 memsboy 2010-8-26 17:27
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-22 03:34 , Processed in 0.030056 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块