Xilinx ISE 中如何查看某一信号到输出端口的路径延时？

naijgnay

比如查看从某一级寄存器到输出端口的路径延时？怎样把它约束为一个固定的延时数值？

yangzhiyuan

同问？？

harry_hust

（1）利用ISE自带的工具Timing Analyzer分析路径的延时，添加路径的起点和终点就可以看得到。具体使用方法可以参考Xilinx的Timing Analyzer手册。
（2）ISE可以添加 From To的路径最大延时约束，用在端口或者特定路径效果不错。另外，建议使用pad内部的IOB寄存器，延时基本上是固定的，时序会比较好。