在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: changli74

[资料] systemverilog uvm 1.2 workshop user guide & lab guide

[复制链接]
发表于 2018-11-23 08:15:14 | 显示全部楼层
goodd work!
发表于 2018-11-23 08:50:59 | 显示全部楼层
谢谢分享
发表于 2018-12-1 23:02:05 | 显示全部楼层
great thanks
发表于 2018-12-21 17:34:03 | 显示全部楼层
thankyou for sharring
发表于 2018-12-29 14:21:15 | 显示全部楼层
thanks
发表于 2018-12-29 21:10:18 | 显示全部楼层
goooooood
发表于 2019-3-22 10:53:51 | 显示全部楼层
非常感谢!
发表于 2019-3-26 09:28:26 | 显示全部楼层
Thank you very much
发表于 2019-3-27 14:42:36 | 显示全部楼层
多谢多谢,先下再看
发表于 2019-3-27 14:48:56 | 显示全部楼层
只有lab guide, 没有lab 啊!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-27 12:09 , Processed in 0.024145 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表