EETOP 创芯网论坛 (原名:电子顶级开发网)

便捷登录,只需一步

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP创芯大讲堂畅销课程原价购买赠信元
楼主: xzffff

如何用VHDL或verilog HDL实现时钟的2倍频?

[复制链接]
发表于 2008-9-24 19:01:36 | 显示全部楼层
这个,这个,

还是用PLL或DLL来实现吧,用逻辑实现的时钟没法保证skew和jitter。
回复 支持 反对

使用道具 举报

发表于 2008-9-24 19:03:51 | 显示全部楼层
灌纯水,赚分下载!!
回复 支持 反对

使用道具 举报

发表于 2009-3-4 10:31:44 | 显示全部楼层
kankan
回复 支持 反对

使用道具 举报

发表于 2009-3-7 22:05:48 | 显示全部楼层
期待答案...
回复 支持 反对

使用道具 举报

发表于 2009-3-9 11:10:52 | 显示全部楼层


   
原帖由 duckfly 于 2008-8-19 22:51 发表
可以通过标准单元实现一倍时钟的90度移相,然后用0度/90度/180度/270度时钟组合产生2倍时钟。




我们做一个项目的时候就是采用这个办法的。。
回复 支持 反对

使用道具 举报

发表于 2009-4-27 17:11:22 | 显示全部楼层
想问一下,为什么用纯语言实现的倍频源代码不能综合?
回复 支持 反对

使用道具 举报

发表于 2009-6-2 15:47:48 | 显示全部楼层
看看是否能用
回复 支持 反对

使用道具 举报

发表于 2009-6-16 19:53:19 | 显示全部楼层

倍频

可以实现
回复 支持 反对

使用道具 举报

发表于 2009-8-6 19:25:09 | 显示全部楼层
xilinx中自带的dll,要怎么实现?不需要用代码调用吗?直接内部会倍频好的???要调用怎么调用的啊
回复 支持 反对

使用道具 举报

发表于 2009-8-22 22:38:41 | 显示全部楼层
HDL還可以這樣用喔
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

关闭

小黑屋| 关于我们| 联系我们| 在线咨询 |  EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2020-8-14 08:08 , Processed in 0.069992 second(s), 9 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表