EETOP 创芯网论坛 (原名:电子顶级开发网)

便捷登录,只需一步

找回密码

  登录   注册  

快捷导航
搜帖子
电子书:《提升芯片实验室验证效率解决方案》|下载有奖:电子打气筒+300信元!
查看: 14288|回复: 99

[讨论] 芯片级ESD防护设计答疑

[复制链接]
发表于 2017-9-5 15:42:30 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有帐号?注册

x
本人具有一定的芯片级ESD防护设计理论基础,实现过多款芯片的ESD防护设计,结果还不错。对芯片级ESD防护有疑问的可以跟帖提出来,我们共同探讨、学习。
 楼主| 发表于 2019-5-25 20:25:00 | 显示全部楼层
芯片的电源和GND之间都存在clamp电路,当芯片受到ESD能量攻击时用来安全的泄放这些ESD能量。
一般来讲电源和地之间的clamp电路有很多种,常用的有三种:第一种是grounded-gated NMOS,第二种是gate-coupled NMOS,还有就是ESD detection + NMOS。结构分别如下:
1.png 2.png 3.png
第一种存在严重的不均匀开启,不能充分发挥NMOS的泄放能力;
第二种有效的改善了第一种不均匀开启的现象,性能得到大大提高;
第一种和第二种都是利用NMOS寄生的BJT开启来泄放ESD能量,版图需要满足ESD layout rule;
第三种是利用NMOS的正常开启来泄放ESD能量,该电路可仿真,且该NMOS版图不需要满足ESD layout rule。
对于90nm以下的器件,第一种和第二种均已不起作用,第三种可以。



回复 支持 2 反对 0

使用道具 举报

 楼主| 发表于 2018-1-5 14:31:16 | 显示全部楼层
回复 11# enian
泄放ESD能量的原理有两种,一种是使用Gate-grounded NMOS的寄生BJT开启泄放ESD,寄生BJT体积大,散热性好。这种结构的NMOS不用做的太大,但要满足ESD rule。另一种就是类似你们的做法,利用的是NM4器件的正常开启泄放ESD能量,电流走反型层沟道,这种结构的NMOS不需要满足ESD rule,但是total width要足够大,达到能通过几个A的电流能力,如果total width不够大,那么热量聚集到狭窄的反型层,很容易把器件烧毁。你把电阻short掉后,该电路和Gate-grounded NMOS没有差异,该电路的工作原理由正常开启的NM4泄放ESD能量变为了由NM4寄生的BJT开启来泄放ESD能量。电路虽然修改了很少,但电路的工作原理却发生了很大的变化。因此效果就完全不一样了。
回复 支持 1 反对 0

使用道具 举报

发表于 2017-9-6 22:59:54 | 显示全部楼层
请问有没有系统级 ESD(IEC 60001-4-2) 数字状态打乱的经验?
回复 支持 反对

使用道具 举报

发表于 2017-9-14 09:08:43 | 显示全部楼层
学习了
回复 支持 反对

使用道具 举报

 楼主| 发表于 2017-9-19 08:38:14 | 显示全部楼层
回复 2# lihaiqi208

这个要分具体情况。是时钟乱了,还是复位系统的问题,还是敏感信号线被干扰到了?
最好采取一些措施加以判断。否者这个问题就太大了。
回复 支持 反对

使用道具 举报

发表于 2017-9-20 18:42:34 | 显示全部楼层
回复 1# jiangbing1975


   请教大神,我们有一款芯片要做6000V的HBM,只有三个IO,一个高压电源35V,一个地,一个接LDMOS的drain(open drain,电流最大几个mA)。工艺用的是0.18um的BCD,请问该怎么做呢?
回复 支持 反对

使用道具 举报

 楼主| 发表于 2017-9-21 09:46:56 | 显示全部楼层
回复 5# ygyg100
不妨试试动态浮栅结构,如下的示意图。

    无标题.png
电源pad也可以类似的实现。
回复 支持 反对

使用道具 举报

发表于 2017-10-1 11:25:31 | 显示全部楼层
回复 6# jiangbing1975


   这种防护电路对优缺点有那些?可以用于保护HV drain open输出?
回复 支持 反对

使用道具 举报

发表于 2017-10-13 15:24:57 | 显示全部楼层
我们在一款产品中,在芯片LAYOUT的四个角落处都放置了下列电路。流片回来后,我们用在220V市电+阻容降压的产品中,发现220V市电不断开关时,芯片会烧坏,做EMMY发光测试就是在该CLAMP处有亮点。后来改版把该CLAMP电路去掉(RC中的R两端METAL连上),就没有该问题了。试问:该CLAMP电路再设计上有何不妥的地方,有什么需要注意的,楼主可以给点建议吗?谢谢!

CLAMP电路

CLAMP电路
回复 支持 反对

使用道具 举报

 楼主| 发表于 2017-11-21 15:35:25 | 显示全部楼层
回复 7# crazyboy

一般ESD器件都比较大,finger数比较多,例如m=12。如果只需要几个mA的驱动能力,那么可能m=2就够了,剩余的m=10的finger做成动态浮栅结构,就可以使得m=2和m=10的finger在ESD事件来临的时候能够同时开启来泄放ESD能量。这样表现出的就是m=12的ESD能力。否则,如果m=2的finger由于gate在ESD事件来临的时候相当于浮接,更容易先开启,那么ESD性能仅仅代表的是m=2的finger的ESD能力,会比较差。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2017-11-21 15:38:45 | 显示全部楼层
回复 8# fashion612


   说明你的RC时间常数设置的不恰当,过大所致。RC时间常数应该是1uS左右即可。
220V上电的时间约为100uS~数mS。
如果RC时间常数设置的过大,当220V上电的时候会触发这个clamp电路开启,且220V上电持续的时间很长,clamp电路持续有大的电流流过,必然造成器件的烧毁。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询 |  EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2020-9-25 07:31 , Processed in 0.068809 second(s), 8 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表